用于集成电路的薄膜电阻设备，包括薄膜电阻设备的集成电路制造技术

本发明专利技术公开用于集成电路的薄膜电阻设备，包括薄膜电阻设备的集成电路。如薄膜电阻传感器通常包括多个电阻元件。这些部件应当良好匹配，以便传感器提供准确的读数。当传感器结合在集成电路内时，电阻元件可以形成在形成其它部件的一部分的金属迹线上方或下方。结果，薄膜电阻部件经受不同水平的应力。本公开提供了一种被布置为减轻应力的影响的结构。

Thin film resistor device for integrated circuit, integrated circuit including thin-film resistor device

Disclosed is a thin film resistor device for an integrated circuit, including an integrated circuit for a thin-film resistor device. Thin film resistance sensors, for example, usually include multiple resistor elements. These components should be well matched so that the sensors provide accurate readings. When the sensor is integrated within the integrated circuit, the resistor element may be formed above or below a metal trace that forms part of the other component. As a result, the film resistance component undergoes different levels of stress. The present disclosure provides a structure arranged to mitigate the effects of stress.

【技术实现步骤摘要】
用于集成电路的薄膜电阻设备，包括薄膜电阻设备的集成电路相关申请的交叉引用根据37CFR1.57，本申请提交的申请数据表中标识了国外或国内优先权要求的任何和所有申请在此通过引用并入本文。本申请要求于2015年11月11日提交的英国专利申请No.GB1519905.2的优先权，其全部公开内容通过引用并入本文。
本公开涉及使用微电子技术制造的改进的薄膜电阻设备，以及包括这种设备的集成电路。
技术介绍
薄膜电阻传感器用于各种应用。例如，可以使用磁阻传感器以便确定系统的两个部分之间的角度关系。这种传感器通常包括多个电阻元件。使这些电阻部件良好匹配可以有助于产生准确的读数。当薄膜电阻设备结合在具有其它部件的单个管芯上时，那些其它部件可在薄膜部件中产生不均匀的应力水平。这会降低薄膜电阻器的匹配性。此外，传感器中的温度变化可能影响诸如偏移漂移的参数。这也可能对设备的精度产生影响，并且可能使校准过程昂贵。提供一种薄膜电阻设备将是有益的，其中部件匹配得到改善，并且其对温度变化更具弹性。
技术实现思路
薄膜电阻传感器通常包括多个电阻元件。这些部件应当良好匹配，以便传感器提供准确的读数。当传感器结合在集成电路中时，电阻元件可以形成在形成其它部件的一部分的金属迹线上方或下方。结果，薄膜电阻部件经受不同水平的应力。本公开提供了一种被布置为减轻应力的影响的结构。根据本公开的第一方面，提供了一种用于集成电路中的薄膜电阻设备，包括：在设备的第一层中形成的多个薄膜电阻元件，以形成第一电路和应力均衡结构，所述应力均衡结构包括形成在所述设备的第二层中的多个应力均衡元件，所述元件被布置成使得从所述集成电路的其他部件施加在所述电阻部件上的应力相等。附图说明现在将参照附图仅通过非限制性示例来描述本公开的实施例，其中：图1是示出薄膜磁阻传感器的电路图；图2是示出图1的传感器的输出的图；图3是根据本公开的实施例的包含图1的传感器的集成电路的平面图；图4是根据本公开的实施例的并入有薄膜磁阻传感器的集成电路的平面图；图5是图4的电路的一部分的特写平面图；图6是图4的电路的另一部分的特写平面图；图7是图4的电路的一组薄膜电阻元件的特写平面图；图8是根据本公开的另一实施例的包括薄膜磁阻传感器的集成电路的平面图；图9是图8的电路的一部分的特写平面图；图10是图8的电路的另一部分的特写平面图；图11是图8的电路的一组薄膜电阻元件的特写平面图；图12是根据本公开的另一实施例的包含薄膜磁阻传感器的集成电路的平面图；图13是图12的电路的一部分的特写平面图；图14是图12的电路的另一部分的特写平面图；图15是图12的电路的一组薄膜电阻元件的特写平面图；图16是根据本公开的另一实施例的包含薄膜磁阻传感器的集成电路的平面图；图17是图16的电路的一部分的特写平面图；图18是图16的电路的另一部分的特写平面图；图19是图16的电路的一组薄膜电阻元件的特写平面图；图20是根据本公开的另一实施例的包括薄膜磁阻传感器的集成电路的平面图；图21是图20的电路的一部分的特写平面图；图22是图20的电路的另一部分的特写平面图。图23是图20的电路的一组薄膜电阻元件的特写平面图；图24是根据本公开的另一实施例的结合薄膜磁阻传感器的集成电路的平面图；图25是图24的电路的一部分的特写平面图；图26是图24的电路的另一部分的特写平面图；图27是图24的电路的一组薄膜电阻元件的特写平面图；图28是根据本公开的另一实施例的结合薄膜磁阻传感器的集成电路的平面图；图29是图28的电路的一部分的特写平面图；图30是图28的电路的另一部分的特写平面图；和图31是图28的电路的一组薄膜电阻元件的特写平面图。具体实施方式某些实施例的以下详细描述呈现了具体实施例的各种描述。然而，本文所描述的创新可以以多种不同的方式实施，例如，如权利要求所限定和涵盖的。在本说明书中，参考附图，其中相同的附图标记可以表示相同或功能相似的元件。应当理解，图中所示的元件不一定按比例绘制。此外，将理解，某些实施例可以包括比附图中示出的更多元件和/或附图中示出的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适的组合。本公开提供了一种薄膜电阻设备，其可以是磁阻传感器，并且其包括应力平衡层以减轻集成电路中的下面(或覆盖)金属的影响。本文讨论的薄膜设备可以用于各种磁阻传感器，例如各向异性磁阻(AMR)传感器，巨磁阻(GMR)传感器或隧道磁阻(TMR)传感器。通常，薄膜电阻设备形成在其它部件上。那些其他部件可以包括一旦集成的金属迹线可以对薄膜设备的电阻元件施加应力。该应力可以改变电阻元件的特性阻抗。在包括桥式电路的传感器中，这可能导致电阻器不匹配。应力平衡层包括位于设备下面的金属导体的周期性图案。这可以使设备的电阻元件“看到”相同的底层金属，抵消在设备下面发现的其它金属迹线的影响。图1示出了磁阻薄膜(TF)传感器10的电路图。图1的传感器10是AMR传感器。传感器10包括并联连接的两个惠斯登电桥。第一惠斯登电桥包括磁阻TF电阻器12,14,16和18。第二惠斯登电桥包括磁阻TF电阻器20，22，24和26。每个电桥的电阻器以常规的桥式配置连接。两个桥接器共享到地(GND)的连接和到正电压(VCC)的连接。在传感器10中有四个输出线。这些输出线被标记为与这些输出线相关联的对应电压的+V01，+V02，-V01和-V02。第一惠斯通电桥耦合到输出线+V01和-V01。第二惠斯登电桥耦合到输出线+V02和-V02。当这些桥被用作传感器时，它们的相对取向是显着的。因此，在第一惠斯登电桥中，电阻器12和16彼此平行，但是与电阻器14和18正交。类似地，在第二惠斯登电桥中，电阻器20和26彼此平行，但是与电阻器22和22正交。此外，第一惠斯通电桥与第二惠斯通电桥成45°取向。因此，电阻器14与电阻器22成45°，电阻器16与电阻器24成45°，电阻器18与电阻器26成45°，电阻器12与电阻器20成45°。在图1中，α是磁性场施加到传感器10。图2是示出传感器10相对于变化的磁场的输出的图表。该图表示x轴上的磁场角α(度)，y轴上的输出电压(mV)。该图表示输出电压V01和V02，其中：V01＝+V01--V01V02＝+V02--V02从图2可以看出，V01和V02都相对于变化的磁场角度正弦地变化。图3示出了根据本公开的实施例的磁阻TF传感器10的物理布局。在该实施例中，去除应力平衡层，使得可以清楚地示出和描述传感器的其他部件。传感器10中的每个电阻器由多组磁阻薄膜电阻元件形成。在某些实施例中，薄膜电阻元件可以具有在从约到的范围内选择的厚度。在图3的示例中，每个电阻器包括六组TF元件，并且每组包括五个电阻薄膜元件。所示的电阻元件是弓形的并且与同一组的其他元件平行地形成。所示的电阻元件具有相同的长度，并且在交替端部通过薄膜互连器互连，以便连接串联电路中的元件。传感器10还包括六个接合焊盘。焊盘30用于连接到VCC。焊盘32用于连接到输出线+V02。焊盘34用于连接到输出线+V01。焊盘36用于连接到GND。焊盘38用于连接到输出线-V01。焊盘32用于连接到输出线-V02。电阻器12包括元件组12A至12F。每组通过薄膜互本文档来自技高网...

【技术保护点】
一种用于集成电路中的薄膜电阻器件，所述薄膜电阻器件包括：薄膜电阻元件，形成在所述薄膜电阻器件的第一层中，以形成电路；和应力均衡结构，包括形成在所述薄膜电阻器件的第二层中的应力均衡元件，所述应力均衡元件被布置成使施加在所述薄膜电阻元件上的应力相等。

【技术特征摘要】
2015.11.11 GB 1519905.2;2016.01.18 US 15/000,0061.一种用于集成电路中的薄膜电阻器件，所述薄膜电阻器件包括：薄膜电阻元件，形成在所述薄膜电阻器件的第一层中，以形成电路；和应力均衡结构，包括形成在所述薄膜电阻器件的第二层中的应力均衡元件，所述应力均衡元件被布置成使施加在所述薄膜电阻元件上的应力相等。2.根据权利要求1所述的薄膜电阻器件，其中，所述应力均衡元件以周期性排列布置。3.根据权利要求1所述的薄膜电阻器件，其中，所述应力平衡元件是细长的并且彼此平行布置。4.根据权利要求1所述的薄膜电阻器件，其中，每个薄膜电阻元件具有基本上相似形状并与其对准的相应的应力均衡元件。5.根据权利要求4所述的薄膜电阻器件，其中，所述薄膜电阻元件和所述应力平衡元件是弓形的。6.根据权利要求1所述的薄膜电阻器件，其中，所述薄膜电阻元件和所述应力均衡元件被成组地布置，并且所述薄膜电阻元件组与相应的应力均衡元件组对准。7.根据权利要求6所述的薄膜电阻器件，其中，所述应力均衡元件的应力均衡元件在多于一个薄膜电阻元件和/或多于一组薄膜电阻元件下延伸。8.根据权利要求1所述的薄膜电阻器件，其中，所述应力均衡元件是金属的。9.根据权利要求8所述的薄膜电阻器件，进一步包括互连器，其中所述应力均衡元件通过所述互连器耦合在一起，以形成一个或多个电路径。10.根据权利要求9所述的薄膜电阻器件，其中，所...

【专利技术属性】
技术研发人员：J·库比克，S·P·威斯顿，P·M·朵兰，
申请(专利权)人：亚德诺半导体集团，
类型：发明
国别省市：百慕大群岛,BM