半导体集成电路制造技术

本发明专利技术提供一种半导体集成电路，其包括：熔丝组；端子，所述端子被指定为在正常操作中被施加第一外部信号；以及控制单元，所述控制单元被配置成在熔丝控制操作中经由所述端子接收第二外部信号，并将所接收的第二外部信号施加至熔丝组。

【技术实现步骤摘要】
半导体集成电路相关申请的交叉引用本申请要求2011年3月28日向韩国知识产权局提交的韩国申请号为10-2011-0027575的优先权，其全部内容通过引用合并于此。
本专利技术总体而言涉及一种半导体电路，具体而言涉及一种半导体集成电路。
技术介绍
通常，半导体集成电路采用用于改变各种设定值、执行修复操作等的熔丝。在半导体集成电路中使用的熔丝可以是使用激光来切断的激光熔丝。另一方面，半导体集成电路中使用的熔丝可以是电特性因施加高电压而改变的电熔丝。参照图1，电熔丝包括反熔丝。反熔丝开始具有高阻抗，且被设计成产生导电路径。例如，施加断裂偏置电压至彼此共同连接的源极、漏极和栅极，以使栅极氧化物Gox断裂，从而栅极、源极、漏极与本体可彼此连接。根据已知技术，施加具有大电压差的电压VPPF与VBBF至熔丝的两端作为断裂偏置电压。激光切断型熔丝在封装之后不能使用，而电熔丝即使在封装之后也可以使用例如可以电切断或电连接。对于这种电熔丝，用于产生断裂偏置电压的电路可以被包括在半导体集成电路中，例如在其中形成有此电熔丝的电路配置中，或者可由外部设备提供断裂偏置电压。参照图2，一种已知的半导体集成电路1被配置成在其中产生断裂偏置电压。半导体集成电路1包括电源控制模块12和13，以及熔丝组11。可以提供多个熔丝组11，且每个熔丝组11可以包括多个电熔丝。电源控制模块12和13分别使用内部电源VPP和VBB产生断裂偏置电压VPPF和VBBF。此处，内部电源VPP和VBB分别是由VPP泵(未示出)和VBB泵(未示出)在内部产生的电源。就这点而言，相比于不使用内部电源VPP和VBB在内部产生断裂偏置电压VPPF和VBBF的情况，在使用内部电源VPP和VBB产生断裂偏置电压VPPF和VBBF的情况中，需要增加电荷泵的数目。因此，电路面积会增加，且难以供应精确和稳定的断裂偏置电压。参照图3，一种已知的半导体集成电路2被配置成从外部测试设备接收断裂偏置电压VPPF和VBBF。半导体集成电路2包括断裂偏置的专用端子16和17、电源控制模块14和15以及熔丝组11。断裂偏置的专用端子16和17被配置成不在正常操作中使用，而是仅在熔丝断裂操作中从外部测试设备接收断裂偏置电压VPPF和VBBF。断裂偏置的专用端子16和17可以是焊盘或FBGA(细间距球栅阵列，fineballgridarray)的封装球。此外，电源控制模块14和15将经由断裂偏置的专用端子16、17所供应的断裂偏置电压VPPF与VBBF提供至熔丝组11。但是，由于专用端子16、17的面积，半导体集成电路的尺寸会增加，且关于电源供应端子的电路设计会变得复杂。
技术实现思路
本文描述一种半导体集成电路，其能够供应稳定的断裂偏置电压，并减小与电源端子相关联的电路的面积，并改善所述电路的设计效率。在本专利技术的一个实施例中，一种半导体集成电路包括：熔丝组；端子，所述端子被指定为在正常操作中被施加第一外部信号；以及控制单元，所述控制单元被配置成在熔丝控制操作中经由所述端子接收第二外部信号，并将所接收的第二外部信号施加至熔丝组。在本专利技术的一个实施例中，一种半导体集成电路包括：熔丝组；第一端子，所述第一端子被指定为在正常操作中被施加第一外部信号；第一控制单元，所述第一控制单元被配置成在熔丝断裂操作中经由第一端子接收第二外部信号，并将所接收的第二外部信号施加至熔丝组；第二端子，所述第二端子被指定为在正常操作中被施加第三外部信号；以及第二控制单元，所述第二控制单元被配置成在熔丝断裂操作中经由第二端子接收第四外部信号，并将所接收的第四外部信号施加至熔丝组。附图说明下面结合附图描述本专利技术的特征、方面和实施例，其中：图1是说明已知的电熔丝的截面图；图2是示出一种已知的半导体集成电路的框图；图3是示出另一种已知的半导体集成电路的框图；图4是示出根据本专利技术的一个实施例的半导体集成电路的框图；图5至图7是图4所示的半导体集成电路的示例性实施例的电路图；图8是示出根据本专利技术的一个实施例的半导体集成电路的框图；图9是8图所示的半导体集成电路的电路图；图10是示出根据本专利技术的一个实施例的半导体集成电路的框图；以及图11是图10所示的半导体集成电路的电路图。具体实施方式下面将结合示例性实施例参照附图说明根据本专利技术的半导体集成电路。在本专利技术的一个实施例中，没有使用断裂偏置电压的专用端子，而是经由被指定用于正常操作的端子，在正常操作中接收第一外部信号，在熔丝控制操作例如熔丝断裂操作中接收第二外部信号以将第二外部信号施加至选中的熔丝。本专利技术的实施例示范出使用被指定用于正常操作而不用于测试操作的端子的情况，特别是示范出使用将参考电压接收作为第一外部信号的端子的情况。此外，本专利技术的实施例示范出将断裂偏置电压供应作为第二外部信号的情况。这里，参考电压可以用于确定输入至半导体集成电路的数据和地址的各自的值。图4是示出根据本专利技术的一个实施例的半导体集成电路的框图。参照图4，根据本专利技术的一个实施例的半导体集成电路100包括第一和第二端子130和140、控制单元200以及熔丝组500。第一端子130在正常操作中从与半导体集成电路100电连接的控制器接收电压。在正常操作中，控制器可以将具有预设的电平(例如VDD/2)的第一参考电压VREF_DQ提供至第一端子130。在熔丝断裂操作中可以从测试设备向第一端子130提供电压。在熔丝断裂操作中，测试设备可以向第一端子130提供具有与正常操作中的操作电压的电压电平不同的电平——例如具有与上面参照图3所述的断裂偏置电压VPPF相同的电平——的第一断裂偏置电压VRUPTP。第二端子140在正常操作中从与半导体集成电路100电连接的控制器接收电压。在正常操作中，控制器可以向第二端子140提供具有预设的电平(例如VDD/2)的第二参考电压VREF_CA。在熔丝断裂操作中可以从测试设备向第二端子140提供电压。在熔丝断裂操作中，测试设备可以向第二端子140提供具有与正常操作中的操作电压的电压电平不同的电平——例如具有与上面参照图3所述的断裂偏置电压VBBF相同的电平——的第二断裂偏置电压VRUPTB。控制单元200被配置成响应于测试模式信号TM而将第一和第二端子130和140与熔丝组500耦接。根据一个例子，控制单元200响应于测试模式信号TM的激活而将第一和第二端子130和140与熔丝组500电连接。此外，控制单元200响应于测试模式信号TM的去激活而将第一和第二端子130和140分别与缓冲器110和120电连接。控制单元200可以包括第一控制单元300和第二控制单元400。第一控制单元300被配置成响应于测试模式信号TM而将经由第一端子130输入的第一断裂偏置电压VRUPTP提供至熔丝组500。根据一个例子，第一控制单元300被配置成响应于测试模式信号TM的去激活而将经由第一端子130输入的第一参考电压VREF_DQ提供至缓冲器110。此外，第一控制单元300可以被配置成产生内部电压VDD1，并将所产生的内部电压VDD1提供至熔丝组500。根据一个例子，第二控制单元400被配置成响应于测试模式信号TM的激活而将经由第二端子140输入的电压提供至熔丝组500作为第二断裂偏置电压VRUPTB。此外，第本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.28 KR 10-2011-00275751.一种半导体集成电路，包括：熔丝组；端子；以及控制单元，所述控制单元被配置成在熔丝控制操作中经由所述端子接收第二外部信号并将所接收的所述第二外部信号施加至所述熔丝组，以及在正常操作中经由所述端子接收第一外部信号并将所述第一外部信号施加至电路部件组，其中，第一外部信号和第二外部信号从半导体集成电路的外部提供，其中，所述第一外部信号包括参考电压，所述参考电压用于确定输入至所述半导体集成电路的数据和地址的各自的值。2.如权利要求1所述的半导体集成电路，其中，所述控制单元被配置成响应于熔丝地址信号和测试模式信号将所述第二外部信号施加至在所述熔丝组中选择的熔丝。3.如权利要求1所述的半导体集成电路，其中，所述第二外部信号包括断裂偏置电压。4.如权利要求1所述的半导体集成电路，其中，所述控制单元被配置成响应于测试模式信号而将所述端子与用来使用所述第一外部信号的所述电路部件组或者与熔丝组电连接。5.如权利要求1所述的半导体集成电路，还包括：缓冲器，所述缓冲器被配置成接收所述第一外部信号。6.如权利要求1所述的半导体集成电路，其中，所述控制单元包括：第一开关，所述第一开关被配置成响应于测试模式信号的去激活而将所述端子与所述电路部件组电连接；以及第二开关，所述第二开关被配置成响应于所述测试模式信号的激活而将所述端子与所述熔丝组电连接。7.如权利要求6所述的半导体集成电路，其中，所述控制单元还包括：第三开关，所述第三开关被配置成响应于熔丝地址信号和所述测试模式信号而将所述第二外部信号施加至从所述熔丝组中选出的熔丝。8.如权利要求7所述的半导体集成电路，其中，所述控制单元还包括：浮置防止部，所述浮置防止部被配置成响应于所述测试模式信号而将预设的电压施加至缓冲器。9.如权利要求6所述的半导体集成电路，其中，所述测试模式信号的激活电压电平与所述第二外部信号的电压电平实质上相同。10.如权利要求9所述的半导体集成电路，其中，所述控制单元还包括：电平移位器，所述电平移位器被配置成将外部测试模式信号的电压电平移位到与所述第二外部信号的电压电平实质上相同的电平，并输出电平经移位的信号作为所述测试模式信号。11.如权利要求7所述的半导体集成电路，其中，所述第三开关由具有与所述第二外部信号实质上相同的电压电平的内部电压所控制。12.如权利要求11所述的半导体集成电路，其中，所述控制单元还包括：电平移位器，所述电平移位器被配置成将外部测试模式信号的电压电平移位到与所述第二外部信号的电压电平实质上相同的电平，并输出电平经移位的信号作为所述测试模式信号；以及内部电压发生部，所述内部电压发生部被配置成响应于所述外部测试模式信号和所述测试模式信号而产生所述内部电压。13.一种半导体集成电路，包括：熔丝组；第一端子；第一控制单元，所述第一控制单元被配置成在熔丝断裂操作中经由所述第一端子接收第二外部信号并将所接收的所述第二外部信号施加至所述熔丝组，以及在正常操作中经由所述第一端子接收第一外部信号并将所述第一外部信号施加至第一缓冲器；第二端子；以及第二控制单元，所述第二控制单元被配置成在所述熔丝断裂操作中经由所述第二端子接收第四外部信号并将所接收的所述第四外部信号施加至所述熔丝组，以及在所述正常操作中经由所述第二端子接收第三外部信号并将所述第三外部信号施加至第二缓冲器，其中，所述第一外部信号包...

【专利技术属性】
技术研发人员：吴相默，任才爀，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：