一次性可编程位单元制造技术

本发明专利技术公开一种一次性可编程(OTP)存储单元包括第一晶体管和第二晶体管。第一晶体管具有：第一漏极、第一源极、第一栅极、以及高于第二晶体管的第二正常工作电压值的第一正常工作电压值。第二晶体管具有第二漏极、第二源极、以及第二栅极。将第一源极连接至第二漏极。将第二源极配置为检测存储在OTP存储单元中的数据。

【技术实现步骤摘要】

本专利技术涉及一次性可编程位单元。
技术介绍
当前方法通常使用多晶硅熔丝或者金属熔丝以形成一次性可编程(OTP)存储单元。然而，在多种情况下，多晶硅熔丝和金属熔丝需要较大编程电流以产生较高的编程后电阻。结果，因为存储单元包括较大晶体管或者器件以处理较大编程电流，所以存储单元较大。存储单元通常称为位单元。因为OTP位单元包括熔丝，所以OTP位单元还称为熔丝单J Li ο
技术实现思路
根据本专利技术的一个方面，提供一种一次性可编程(OTP)存储单元，包括第一晶体管，具有第一漏极、第一源极、和第一栅极；以及第二晶体管，具有第二漏极、第二源极、和第二栅极，其中第一源极连接至第二漏极；将第二源极配置为检测存储在所述OTP存储单元中的数据；以及第一晶体管具有高于第二晶体管的第二正常工作电压值的第一正常工作电压值。优选地，第一晶体管为存储平台的输入/输出(IO)晶体管并且第二晶体管为存储平台的磁芯晶体管。优选地，当对OTP存储单元编程时第一源极被配置为接收高于第一正常工作电压值的第一电压值；第一栅极被配置为接收高于第一正常工作电压值的第二电压值；第二晶体管被配置为截止；以及第二源极被配置为接收接地基准电压值。优选地，当对OTP存储单元编程时，第一晶体管被配置为截止；以及第二漏极被配置为接收高于所述第二正常工作电压值的电压值。优选地，当读取OTP存储单元时，第一晶体管和所述第二晶体管被配置为导通；第一漏极被配置为接收逻辑低电压值；以及第二源极被配置为连接至消耗电流电路。优选地，OTP存储单元被连接至存储阵列的位线,将位线连接至存储阵列的多个OTP存储单元。优选地，位线进一步连接至读出放大器。优选地，第一晶体管具有比第二晶体管的第二栅极氧化物更厚的第一栅极氧化物。根据本专利技术的另一方面，提供一种一次性可编程(OTP)存储阵列包括多个OTP存储单元，以多行和多列方式设置，多个OTP存储单元的每个OTP存储单元均具有连接至第二晶体管的第二漏极的第一晶体管的第一源极；第一晶体管具有高于第二晶体管的第二正常工作电压值的第一正常工作电压值；多条第一信号线，多条第一信号线的每条连接至每行中的第一晶体管的栅极；多条第二信号线，多条第二信号线的每条连接至每行中的第二晶体管的栅极；多条编程线，多条编程线的每条连接至每列中的第一晶体管的漏极并且被配置为接收每列中的编程电压；以及多条数据线，多条数据线中的每条连接至每列中的第二晶体管的源极并且用于检测存储在每列中的OTP存储单元中的数据。优选地，该OTP存储阵列进一步包括多个读出放大器，多个读出放大器的每个连接至多条数据线的每条数据线。优选地，OTP存储阵列的每个OTP存储单元的第一晶体管为存储平台的输入/输出(IO)晶体管；以及 OTP存储阵列的每个OTP存储单元的第二晶体管为存储平台的磁芯晶体管。根据本专利技术的再一方面，提供一种对一次性可编程(OTP)存储单元编程的方法，一次性可编程存储单元具有连接至第二晶体管的第二漏极的第一晶体管的第一源极，第一晶体管具有高于所述第二晶体管的第二正常工作电压值的第一正常工作电压值，该方法包括将第一电压值施加给第一晶体管的漏极，第一电压值高于第一正常工作电压值；将第二电压值施加给第一晶体管的第一栅极，第二电压值高于第一正常工作电压值；以及将第三电压值施加给第二晶体管的源极；从而，当第二晶体管导通时，将第二晶体管的第一电阻值改变为高于第一电阻值的第二电阻值。优选地，第一晶体管为存储平台的输入/输出(IO)晶体管并且第二晶体管为存储平台的磁芯晶体管。优选地，基于在连接至第二晶体管的第二漏极的第一晶体管的第一源极处的编程电压值来确定第一电压值和/或第二电压值。优选地,进一步基于第一晶体管的尺寸来确定第一电压值。优选地，基于第二晶体管的栅极长度来确定编程电压值。优选地，编程电压值将第一电阻值改变为第二电阻值。根据本专利技术的又一方面，提供一种读取一次性可编程(OTP)存储单元的方法，一次性可编程存储单元具有连接至第二晶体管的第二漏极的第一晶体管的第一源极，第一晶体管具有高于第二晶体管的第二正常工作电压值的第一正常工作电压值，没有对OTP存储单元编程时的第二晶体管的第一电阻值小于对OTP存储单元编程时的第二晶体管的第二电阻值，该方法包括使第一晶体管导通；使第二晶体管导通；以及检测第二晶体管的第二源极的电压电平。优选地，检测在第二晶体管的第二源极处的电压电平包括使用在第二源极处的消耗电流电路。优选地，第一晶体管为存储平台的输入/输出(IO)晶体管并且第二晶体管为存储平台的磁芯晶体管。附图说明在附图和以下描述中阐述了本专利技术的一个或多个实施例的细节。通过描述、附图、以及权利要求，其他特性和优点将显而易见。图I为根据某些实施例的OTP存储单元的示图。图2为示出根据某些实施例的电压VD和电流ID之间的关系的曲线图。图3为根据某些实施例的OTP存储阵列的框图。图4为示出根据某些实施例在图3中的存储阵列的编程操作的表格。图5为示出根据某些实施例在图3中的存储阵列的读操作的表格。在多幅图中的相同参照符号表示相同元件。具体实施例方式以下使用特定语言披露在图中所示的实施例或实例。然而，将明白，实施例和实例不是限制性的。在所披露的实施例中的任何改变和修改、以及在本文献中披露的原理的任何进一步应用都可以按照相关领域技术人员预期那样正常地发生。贯穿多个实施例，可以重复参考标号，但是即使一个实施例与另一实施例的特征共享相同参考标号，也不要求将一个实施例的特征应用于另一实施例。多个实施例具有以下特性和/或优点中的一个或组合。两个晶体管或者2T位单元包括选择晶体管和熔丝晶体管。将该熔丝晶体管配置为用作熔丝，并且当该晶体管在编程以后导通时，该熔丝晶体管具有高电阻Rprog。编程电压高但是编程电流较小。例如，电阻Rprog约为1ΜΩ，编程电压为3. 5V同时编程电流为100 μ A。与另一方法的约8. 5 μ m2相比较，2T位单元的尺寸较小，例如，约Ιμπι2。因为减小了位单元尺寸，所以宏观密度增大。此夕卜，因为较小的编程电流，所以将位线连接至附加位单元，该附加位单元优于具有更高编程电流的金属熔丝和多晶硅熔丝并且因此限制了连接至位线的单元数量。示例性OTP位线图I为根据某些实施例的示例性OTP存储单元或者OTP位单元100的示图。因为位单元100包括两个晶体管110和120,所以位单元100称为两个晶体管或者2Τ位单元。选择晶体管120与熔丝晶体管110串联连接。晶体管120的漏极连接至输入输出(IO)电压源VDDI0。在某些实施例中，将电压源VDDIO用于IO器件。晶体管120的源极连接至晶体管110的漏极。晶体管110的源极连接至存储阵列的读位线RBL。检测在读位线RBL处的逻辑电平揭示了存储在存储单元100中的数据。在某些实施例中，晶体管120和110这两者在存储器平台上都可用。关于存储器平台，晶体管120称为IO晶体管或器件，并且用作IO接口。反之，晶体管110用作磁芯晶体管。关于OTP存储单元100，晶体管120称为选择晶体管并且晶体管110称为熔丝晶体管。当选择晶体管120导通时，为读取由熔丝晶体管110的状态所反映的数据或者对该数据编程选择存储单元100。因为IO晶体管120可与磁芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.02.17 US 13/029,5521.一种一次性可编程(OTP)存储单元，包括 第一晶体管，具有第一漏极、第一源极、和第一栅极；以及 第二晶体管，具有第二漏极、第二源极、和第二栅极， 其中 所述第一源极连接至所述第二漏极； 将所述第二源极配置为检测存储在所述OTP存储单元中的数据； 以及 所述第一晶体管具有高于所述第二晶体管的第二正常工作电压值的第一正常工作电压值。2.根据权利要求I所述的OTP存储单元，其中，当对所述OTP存储单元编程时 所述第一源极被配置为接收高于所述第一正常工作电压值的第一电压值； 所述第一栅极被配置为接收高于所述第一正常工作电压值的第二电压值； 所述第二晶体管被配置为截止；以及 所述第二源极被配置为接收接地基准电压值。3.根据权利要求I所述的OTP存储单元，其中，当对所述OTP存储单元编程时， 所述第一晶体管被配置为截止；以及 所述第二漏极被配置为接收高于所述第二正常工作电压值的电压值，其中，当读取所述OTP存储单元时， 所述第一晶体管和所述第二晶体管被配置为导通； 所述第一漏极被配置为接收逻辑低电压值；以及 所述第二源极被配置为连接至消耗电流电路， 其中，所述OTP存储单元被连接至存储阵列的位线,将所述位线连接至所述存储阵列的多个OTP存储单元，其中，所述位线进一步连接至读出放大器，其中，所述第一晶体管具有比所述第二晶体管的第二栅极氧化物更厚的第一栅极氧化物。4.一种一次性可编程(OTP)存储阵列包括 多个OTP存储单元，以多行和多列方式设置，所述多个OTP存储单元的每个OTP存储单元均具有连接至第二晶体管的第二漏极的第一晶体管的第一源极；所述第一晶体管具有高于所述第二晶体管的第二正常工作电压值的第一正常工作电压值； 多条第一信号线，所述多条第一信号线的每条连接至每行中的第一晶体管的栅极； 多条第二信号线，所述多条第二信号线的每条连接至每行中的第二晶体管的栅极；多条编程线，所述多条编程线的每条连接至每列中的第一晶体管的漏极并且被配置为接收每列中的编程电压；以及 多条数据线，所述多条数据线中的每条连接至每列中的第二晶体管的源极并且用于检测存储在每列中的OTP...

【专利技术属性】
技术研发人员：林松杰，廖唯理，许国原，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：