本发明公开了一种存储器的操作方法。此存储器包括多个存储单 元所构成的存储单元阵列、多条位线与多条字线。此操作方法是在进 行编程时，选定一存储单元行，使得所选定的存储单元行的那些存储 单元的第一源极/漏极区所对应的位线与其相邻的两位线之间...

本发明公开了一种存储单元的操作方法。此存储单元具有多个起始电压，此操作方法包括编程存储单元，使存储单元由基准状态改变为编程状态。基准状态为擦除状态，擦除状态的起始电压介于最低起始电压与最高起始电压之间。

本发明公开了一种数据处理电路及方法。从一存储单元阵列读取并储存多个编程错误位的地址。依据目标页数据得到一第一特征群多项式及一第二特征群多项式，并分别储存目标页数据为一第一字码及一第二字码。依据第一特征群多项式及第二特征群多项式得到一错误...

本发明公开了一种集尘装置、自动清洁装置及自动清洁方法。该集尘装置包括抽气装置、吸尘主体、刷毛及移动装置。吸尘主体与抽气装置相通且具有吸入口。刷毛沿着吸入口的轮廓设置于吸尘主体上。移动装置用以移动设置于移动装置上的吸尘主体。

本发明公开了一种非易失性存储器，此存储器包括衬底、源极／漏极区、第一绝缘层、电荷储存层、第二绝缘层与导体层。源极／漏极区是分别配置于衬底中，且相邻一距离。第一绝缘层配置于源极／漏极区之间的衬底上。电荷储存层配置于第一绝缘层上。第二绝缘层...

本发明公开了一种具有晶体管及电容的单栅极非易失存储单元及其制造方法，以及一种具有一半导体衬底以及在该半导体衬底上具有一非易失存储装置的非易失存储集成电路。该装置具有一晶体管及一电容器在该半导体衬底上，以及一共享浮动栅极连接该晶体管及该电...

本发明公开了一种多位阶单元存储器的读取方法及应用其的读取电路。该多位阶单元存储器的读取方法包括下列步骤：依序提供多个字线电压；依序提供对应至该多个字线电压的多个位线电压；此多个字线电压的其中之一大于此多个字线电压的另一，且对应的此多个位...

本发明公开了一种滤网及流体循环装置，该滤网外观呈锥形，且包括底部及顶部，底部呈环状，而滤网从底部至顶部沿着直线收敛至一点。此滤网应用于流体循环装置中时，滤网固定于连接至泵的管路中。由于滤网具有较佳的过滤效率，所以可防止杂质对泵造成损坏，...

本发明是有关于一种操作存储器的方法及其非挥发性存储器。本发明提供一种氮化物快闪存储器的操作方法。该操作方法包括在常规程序化操作步骤之前预先执行干扰减少操作。藉由目标记忆胞的偏压配置，在程序化之前将电荷注入记忆胞接面上方的电荷捕获层中，以...

一种存储单元的编程方法，此编程方法为，进行一第一编程，对栅极施加第一栅极电压，漏极施加第一漏极电压，源极施加第一源极电压，以及对衬底施加第一衬底电压，以使电子进入靠近漏极侧的氮化物层中。然后，进行一第二编程，对栅极施加第二栅极电压，对漏...

本发明公开了一种用于存储器单元与其阵列免于遂穿泄漏的操作方法。一种集成电路包含存储器单元结构，其包含第一单元以及第二单元。第一单元在衬底上包含第一储存结构以及第一栅极。第一栅极在第一储存结构上。第二单元在衬底上包含第二储存结构以及第二栅...

本发明揭露一种用于写入存储器阵列中的第一存储器单元的方法。在特定实施例中，每一存储器单元具有漏极、源极、通道、以及上覆于电荷储存材料及通道的控制栅极。第一存储器单元的源极耦接至第二存储器单元的漏极。将一电压施加于第一存储器单元的漏极，且...

本发明公开了一种硅－氧化物－氮化物－氧化物－硅（ＳＯＮＯＳ）型与非门闪存的擦除法，包括由栅极施加一初始电压至存储单元的衬底一预定期间，以降低存储单元的阈值电压。此外，该方法也包括由栅极施加一连串的电压至存储单元的衬底，以进一步降低存储单...

本发明是有关一种记忆体阵列及其用于制造一记忆体阵列的方法。该记忆体阵列，包含具有复数大略平行对准沟渠的一半导体主体。沟渠包含半导体材料，例如掺杂的非晶硅，作为此记忆体阵列的源极／漏极线。绝缘线布置于半导体主体以及沟渠内的半导体材料间。在...

本发明公开了一种具有二极管结构的可编程电阻存储器，是有关于一种可编程电阻存储单元，其可由半导体二极管结构存取。亦揭露具有可编程电阻元件的此类二极管结构的制造方法及集成电路。

本发明公开了一种检测方法及检测装置。检测装置包括一分割单元、一决定单元、一转换单元以及一检测单元。检测方法包括以下步骤。首先，将对应于圆盘的一坐标平面分割为面积相等的多个区域。其次，于此多个区域中决定多个测量位置。接着，经由一坐标转换将...

本发明公开了一种存储装置及其制造方法。本发明所公开的存储装置包含一第一电极层、一第二电极层及一热隔离结构，而该热隔离结构包含一热隔离材料介于该第一及第二电极层之间。该第一及第二电极层及该热隔离结构定义具有一侧壁的一多层叠层。一侧壁导电层...

本发明公开了一种双位非易失快闪存储单元及其操作方法，每一双位 存储单元包含一第一位及一第二位。施加一参考电压至一第一位线及一第 二位线，该第一位线是与每一双位存储单元的该第一位相关，该第二位线 是与每一双位存储单元的该第二位相关。接着施...

本发明是有关于一种图案化的方法。首先，提供一衬底，此衬底具有目标材料层。然后，在目标材料层上形成掩膜层。接着，在掩膜层上形成图案层，其中图案层的材料包括含金属材料。之后，对掩膜层进行图案化以形成图案化掩膜层。继之，以图案化掩膜层为掩膜，...

本发明是有关于一种间距缩小的半导体元件，特别是关于一种间距缩小的集成电路。本发明所介绍的集成电路包括基板与位于基板上的多个线路。线路定义多个第一沟道与多个第二沟道。多个第一沟道延伸至基板一距离，此距离与多个第二沟道延伸至基板的距离不同。...