双位非易失快闪存储单元及其操作方法技术

本发明专利技术公开了一种双位非易失快闪存储单元及其操作方法，每一双位 存储单元包含一第一位及一第二位。施加一参考电压至一第一位线及一第 二位线，该第一位线是与每一双位存储单元的该第一位相关，该第二位线 是与每一双位存储单元的该第二位相关。接着施加一控制启动电压于该第 一位选择线及该第二位选择线，而每一位线分别与每一存储单元的该第一 位及该第二位相关。施加每一位线操作电压于与每一双位存储单元相关的 多个字线，其中该操作电压是介于14伏特至20伏特之间。

【技术实现步骤摘要】

本专利技术是关于非易失性快闪半导体存储装置，更具体的说，是关于每 一存储单元具有双位的非易失性快闪半导体存储装置，其使用一与非门(NAND)阵列，以及程序化该半导体装置的方法。
技术介绍
本专利技术是有关于非易失性快闪半导体存储装置，而其可在没有电源供 应的情况下连续地存储信息。更特别的是，本专利技术是关于每一存储单元具 有双位的非易失性快闪半导体存储装置并在一与非门(NAND)阵列中实 施。多阶或多位快闪存储单元提供了在一存储装置上不占用更多空间存 储数据并增加数据量的一个解决方案。然而， 一单一位存储单元仅可存储 两种状态，即『开』和『关』(一般以0和1来表示)，而当一存储单元具 有n个位且使用二进制编码可存储至多2n个状态。因此， 一双位存储单 元可以存储数据在四个个别状态00， 01， 10，以及ir而其比起，，o 或'T'状态来得更有效率。传统的每一存储单元具有双位的非易失性快闪半导体存储装置是在 程序化后具有一较窄的『操作区间』。此操作区间一般是指一程序化存储 单元位的该阈值电压与该未程序化(擦除)状态的阈值电压的差异。在一 双位存储单元中，该操作区间也被认为是该第二位操作区间。此第二位操 作区间一般是指对相同存储单元(该标的位)中的一位进行程序化时，与 其相关的另一未进行程序化的位的阈值电压Vt所受到影响的效应。举例 来说，当程序化一左侧位，由具有初始阈值电压(Vti)的初始状态至具有 一程序化阈值电压(Vt)的程序化状态，而该右侧位的阈值电压(其未被 程序化)会产生一非预期的『偏移』。意指在该左侧位被程序化之前，该 右侧位阈值电压(Vt)在相同的位状态下被调整的较高。而导致对该位有一较窄的操作区间。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种用来擦除多个双位存储单 元的方法和系统。其中该双位存储单元包含一第一位及一第二位，并包含 施加一参考电压至一第一位线及一第二位线，该第一位线是与每一双位存 储单元的该第一位相关，及该第二位线是与每一双位存储单元的该第二位 相关。接着施加一控制启动电压于该第一位选择线及该第二位选择线，而 该第一位选择线是与每一存储单元的该第一位相关，以及该第二位选择线 是与每一存储单元的该第二位相关。接下来，本方法及系统包含施加一操作电压于与每一双位存储单元相关的多个字线，其中该操作电压是介于14 伏特至20伏特之间。一存储阵列包含一半导体衬底，以及在该半导体衬底上设置具有一第 一及一第二源极/漏极区域的多个双位存储单元，而每一存储单元包含用来 储存电荷的一介电捕捉层，而该介电捕捉层放置在该半导体衬底上的一第 一氧化物层及该第一氧化物层上的一栅极层之间。该存储阵列也包含多个 字线耦接至该栅极层，以及一栅极电压源耦接至该多个字线并组态为以施 加介于14伏特至20伏特之间的操作电压至该多个字线。多个位线放置在 大致与该多个字线相垂直，而该多个位线是与该多个双位存储单元的该第 一及该第二源极/漏极区域电性连接。多个位线控制存储单元放置于该多个 位线的每一位线的始端与末端，而该位线控制存储单元被组态为控制每一 位线与具有该多个双位存储单元的该第一及该第二源极/漏极区域的电性 连接。附图说明本专利技术是利用特定的实施例搭配图式来描述并仅为实例并非限制本专利技术，其中图1是绘示本专利技术一实施例的非易失存储单元的一部分侧面剖面图。图2A是绘示该第二位效应图。图2B是绘示本专利技术一实施例类似图1的非易失存储单元，并包含左侧位及右侧位的一非易失存储单元。图3是绘示本专利技术一实施例的图1非易失存储单元绘示该非易失存储 单元的 一空穴注射擦除的 一部分侧面剖面图。图4A绘示本专利技术一实施例当该存储单元擦除(右侧位及左侧位)其阈值电压低于该初始阈值电压，该右侧位的该第二位偏移的效应。图4B分别绘示该左侧位程序化以及该右侧位偏移，以绝对电压值表示。图5绘示本专利技术包含擦除一非易失存储单元结构的一实施例。 图6绘示本专利技术包含擦除一非易失存储单元结构的一实施例。 图7绘示一传统非易失存储单元在沟道热电子程序化该右侧位的一实施例的部分侧视剖面图。图8绘示一非易失存储单元在沟道热电子程序化该左侧位的一实施例的部分侧视剖面图。图9绘示包含类似图1、图5、图6的该非易失存储单元的多个双位非易失存储单元的一与非门阵列的一实施例。图IO绘示一种在该与非门阵列擦除多个非易失存储单元的操作方法。 图IIA及图11B绘示该存储单元空穴注射擦除操作的各种示范的优点。图12绘示在该与非门阵列程序化一非易失存储单元该开启模式的第 二操作。图13绘示一种对图12所述的程序化操作及适合用来程序化该存储单元剩下未被程序化的该位的操作方法。图14绘示一种用来读取该双位存储单元的剩下位的操作方法。图15绘示一种与图14相关且用来读取该与非门阵列的双位存储单元的该右侧位的读取方法。主要元件符号说明10非易失存储单元 12衬底14第一源极/漏极层16第二源极/漏极层18氧化物层20氮化物电荷捕捉层24额外的氧化物层26栅极层28衬底表面30阱区31空穴32诱发沟道34左侧位36右侧位41数据点65双位非易失存储单元66位线控制存储单元67位线68顶位线70底位线72绝缘线74顶位选择线76底位选择线80与非门阵列具体实施例方式本专利技术的实施例是关于可以实施多位程序化，特别是每一存储单元具 有双位的非易失半导体存储装置，以及该双位非易失性存储单元对一与非 门阵列的应用。更者，本专利技术的实施例包含可以降低对双位非易失存储单 元的该第二位效应，以增加该双位存储单元的操作区间的方法及结构。本专利技术的方法可命为『开启模式』方法，可通过降低该左侧位及右侧 位两者的该初始阈值电压，来增加该非易失双位存储单元的第二位操作区 间，使得在程序化该左侧位或右侧位之一 (即标的位)对于该非标的位的阈值电压的效应低于当两种位初始阈值电压都是在较高的阶级时。本专利技术 也公开具有双位非易失存储单元的一与非门阵列结构及实施上述『开启模 式』所必需的分离的位线。实施开启模式方法来修改该传统的与非门阵列，另外以双位非易失存 储单元来取代该单一位非易失存储单元，分离该阵列的该位线，使得可由 该顶位线(位线连结至该阵列的顶部区域，称之为顶位线)和该底位线(位 线连结至该阵列的底部区域，称之为底位线)来施加正电压。在一传统的 与非门阵列中，在底位线仅连接至地作为参考电位。该开启模式方法的该第一操作是在该阵列中擦除所有该双位非易失 存储单元，通过一空穴注射擦除其是施加参考电压至该存储单元的该源极 /漏极区域以及该衬底，而施加一正偏压至该非易失存储单元栅极。然后， 空穴可以被注射进入至该半导体的该捕捉层以在该两个源极/漏极区域间 的衬底引起一沟道。对于该左侧位及右侧位，该捕捉的空穴电荷会将降低 该存储单元的阈值电压。这样可以提供利用一种几乎可忽略的电压或施加 一低参考电压至该栅极来开启该存储单元的优点。该开启模式方法的该第二操作是程序化该右侧位，然后再程序化该左 侧位，反之亦然。传统的程序化方法(像是沟道热电子(CHE))，可以被 用于该开启模式方法的程序化操作。程序化电压可以经由该顶位线及/或该 底位线施加至该标的源极/漏极区域。 一般来说， 一程序化电压接近于一参考电压时，可以被考虑为与本文档来自技高网...

【技术保护点】
一种操作一存储装置的方法，其特征在于，该方法包括：　擦除多个存储单元，每一存储单元包含一第一位及一第二位，并通过：　施加一参考电压至一第一位线及一第二位线，该第一位线是与每一存储单元的该第一位相关，及该第二位线是与每一存储单元的 该第二位相关；　施加一控制启动电压于一第一位选择线及一第二位选择线，而该第一位选择线是与每一存储单元的该第一位相关，以及该第二位选择线是与每一存储单元的该第二位相关；以及　施加一操作电压于与每一存储单元相关的多个字线，其中该操作 电压是介于１４伏特至２０伏特之间。

【技术特征摘要】
2008.2.22 US 12/035,7861、一种操作一存储装置的方法，其特征在于，该方法包括擦除多个存储单元，每一存储单元包含一第一位及一第二位，并通过施加一参考电压至一第一位线及一第二位线，该第一位线是与每一存储单元的该第一位相关，及该第二位线是与每一存储单元的该第二位相关；施加一控制启动电压于一第一位选择线及一第二位选择线，而该第一位选择线是与每一存储单元的该第一位相关，以及该第二位选择线是与每一存储单元的该第二位相关；以及施加一操作电压于与每一存储单元相关的多个字线，其中该操作电压是介于14伏特至20伏特之间。2、 根据权利要求1所述的方法，其特征在于，该控制启动电压是介 于8伏特至12伏特之间。3、 根据权利要求1所述的方法，其特征在于，施加该操作电压包含 产生与每一存储单元相关的一阈值电压，而该阈值电压是小于或等于0伏 特。4、 根据权利要求1所述的方法，其特征在于，更包含程序化该多个 存储单元的一存储单元的该第一位，并通过施加该控制启动电压至该第一位选择线及该第二位选择线； 施加一存储单元位程序化电压于与该第一位相关的该第一位线，以及施加该参考电压于与该被程序化存储单元的该第二位相关的该第二位线；施加一程序化电压于该多个字线的一字线以程序化该第一位，而 该字线及该第一位与该存储单元相关；以及施加一字线启动电压至与该未被程序化的存储单元相关的字线。5、 根据权利要求4所述的方法，其特征在于，施加该程序化电压包 含产生一低于20微安培的一程序化电流。6、 根据权利要求4所述的方法，其特征在于，该字线启动电压是介于3伏特与S伏特之间。7、 根据权利要求4所述的方法，其特征在于，该程序化电压是介于6伏特与io伏特之间。8、 根据权利要求4所述的方法，其特征在于，该存储单元位程序化 电压是...

【专利技术属性】
技术研发人员：吴昭谊，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71