本发明公开了一种三维存储器及其形成方法。三维存储器的形成方法包括：首先，形成一脊状叠层，脊状叠层包括多个导电条带，多个导电条带沿着第一方向叠层于一基材上，且沿着第二方向延伸。接着，沿着第三方向叠层于脊状叠层的垂直侧壁上以形成存储层，存储...

一种存储器装置以及操作其以用于读取页面媒体流的方法，该存储器装置是使用以下来操作诸如页面模式NAND闪存的存储器装置：第一管线级，将页面缓冲器清除至第二缓冲器层级且将页面传送至页面缓冲器；第二管线级，将第二缓冲器层级清除至第三缓冲器层级...

本发明公开了一种存储器装置、集成电路存储器装置及读取页面串流的方法，存储器装置(例如：页面模式与非门快闪存储器)支持具有非循序地址的连续页面读取，存储器装置包括页面缓冲器及用于输入/输出宽度小于页面宽度的输入/输出数据单元的输入/输出接...

一种存储器元件，包括基材、多个导电层、多个绝缘层、存储层以及通道层。绝缘层和导电层交错堆叠于基材上，形成一个多层堆叠结构，其中多层堆叠结构具有至少一条沟道，穿过这些导电层和绝缘层。存储层覆盖多层堆叠结构，并且至少延伸至沟道的侧壁上。通道...

一种高密度存储器，例如立体NAND闪存，的写入方法，修改在写入操作期间所施加的波形，以减轻在操作期间对于未被选取用来进行写入的存储单元的无预期干扰。此方法通常在写入序列中的写入验证通过电压和写入通过电压之间的时间间隔内施加偏压安排。此偏...

一种垂直通道结构包括：基底、叠层结构以及通道结构。叠层结构配置于基底上。通道结构配置于至少部分贯穿叠层结构的开口中。通道结构包括第一通道层与第二通道层。第一通道层配置于开口的底部上。第二通道层位于第一通道层上。第一通道层的电阻值小于第二...

一种存储器装置，包括通过数个绝缘条带所隔离的一导电条带叠层，此导电条带叠层中的导电条带在一第一方向上延伸。存储器装置包括多个半圆柱形垂直通道结构，延伸通过此导电条带叠层中的导电条带，各半圆柱形垂直通道结构具有一分割的椭圆形截面，其具有相...

一种存储器结构包括多个存储单元的一3D阵列、设置在3D阵列上的多条第一导线、设置在第一导线上的多条第二导线、设置在第二导线上的一上方金属板、和至少一搭接结构。第二导线和第一导线是在不同的方向上延伸。至少一搭接结构用于第一导线，并对应地设...

本发明公开了一种存储器装置及其制造方法。存储器装置包括一NAND存储器串行。NAND存储器串行包括U形状通道、第一反转栅电极、以及第二反转栅电极。U形状通道包括底通道表面、第一通道外侧壁与第二通道外侧壁。底通道表面在相对的第一通道外侧壁...

一种存储器存储装置及其操作方法，该存储器存储装置耦接至执行多个程序的一主机，包括一存储器阵列以及一控制器。该操作方法包括：由该控制器接收由该主机所传来的这些程序中的一第一程序的一第一请求与一第一程序辨别码；以及该控制器根据该第一程序的该...

本发明公开了一种存储器元件，包括一双晶体管存储单元阵列，双晶体管存储单元阵列中的双晶体管存储单元包括一垂直式选择晶体管与一垂直式数据储存晶体管。双晶体管存储单元阵列包括多个导线叠层，一导线叠层包括一选择栅极线与一字线，字线相邻于选择栅极...

本发明公开了一种三维叠层半导体元件，包括一基板和多个叠层结构形成于基板上方。各叠层结构包括：多个第一导电层和多个绝缘层交替叠置于该基板上方，以及一第二导电层。其中第一导电层为第一导电型多晶硅层且在第一方向上具有第一宽度。第二导电层形成于...

一种多重状态存储器元件包括：第一存储器单元、第二存储器单元、第一控制单元以及第二控制单元。第二存储器单元具有与第一存储器单元实质相同的存储单元结构，并与第一存储器单元串接。第一控制单元与第一存储器单元串联或并联。第二控制单元，具有与第一...

本发明公开了一种基于人工智能应用程序的数据储存的设备、系统和方法。处理器接收输入数据进行处理。在判断输入数据对应人工智能应用程序后，处理器产生人工智能命令，用于对存储装置进行读取或写入操作。存储装置配置为存储包括在人工智能应用程序的多种...

一种预比对方法包括：接收一初始地址；根据该初始地址而逐渐增加一目前地址；对该目前地址增加一偏差值，以取得一比对地址；比较该比对地址与至少一缺陷地址，以产生一命中参数；产生相关于该比对地址的一冗余地址；以及依据该命中参数设定一Y方向地址为...

本发明公开了一种电阻式存储器元件及其制作方法，该电阻式存储器元件包括：第一电极层、电阻转态层以及第二电极层。电阻转态层位于第一电极层上，且包括三元过渡金属氧化物。第二电极层，位于该电阻转态层上。

本发明实施例提供一种存储器元件及其制造方法。存储器元件包括一对叠层结构、电荷储存层以及通道层。一对叠层结构设置于基底上。每一叠层结构包括交替叠层于基底上的多个栅极层与多个绝缘层，且包括位于多个栅极层与多个绝缘层上的顶盖层。电荷储存层设置...

一种静电放电保护装置包括：半导体基材、第一阱区、第二阱区、第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区以及至少一结。第一阱区和第二阱区皆位于半导体基材中，分别具有第一电性和第二电性。第一掺杂区具有第一电性，位于第一阱区之中。第二掺杂区...

本发明公开了一种多芯片封装模块、其控制方法及安全芯片。该多芯片封装模块包括一存储芯片及一安全芯片。该控制方法包括以下步骤：以该安全芯片的一处理电路，自一主机接收一命令；若该命令含有一安全要求，致能一安全路径，使一输入输出讯号输入至该处理...

一种非易失性存储器结构，包括基底与多个存储单元。多个存储单元至少包括第一存储单元、第二存储单元、第三存储单元与第四存储单元。第二存储单元与第三存储单元位于第一存储单元的一侧，且第四存储单元位于第一存储单元的另一侧。每个存储单元包括彼此分...