一种晶片传送盒，包括盒体与至少一个加热模块。加热模块设置于盒体上。

一种极化码产生方法，包括步骤如下：建立多个极化矩阵，该些极化矩阵经由多个第一输入通道接收多个第一输入位，并通过多个第一输出通道提供多个第一输出位；从该些极化矩阵的该些第一输入通道中，挑选至少一待强化输入通道；提供再极化矩阵，再极化矩阵经...

本发明公开了一种用于类神经计算器系统的装置及其制造方法，该装置包括电阻单元阵列，该电阻单元阵列具有M行及N列的电阻单元。各电阻单元包括具有用以代表电阻单元的权重参数Wnm的阈值的一晶体管及串联连接晶体管的一电阻元件。各电阻单元具有一单元...

本发明描述一种可变电阻单元阵列，其基于一可编程阈值晶体管及一电阻并联连接。一输入电压被施加到晶体管，且晶体管的可编程阈值可代表积项和运算的变量。可变电阻单元的可编程阈值晶体管包括电荷储存式存储器晶体管，例如浮栅晶体管或电介质电荷储存式晶...

一种三维非易失性存储器及其制造方法。三维非易失性存储器包括基底、电荷储存结构、叠层结构以及通道层。电荷储存结构配置于基底上。叠层结构配置于电荷储存结构的一侧，且包括多个绝缘层、多个栅极、缓冲层以及势垒层。绝缘层与栅极交替地叠层。缓冲层配...

本发明公开了一种半导体元件，依据可编程阈值晶体管和并联电阻的可变电阻单元阵列，包括三维和分离栅极的变化。施加到晶体管的一输入电压和晶体管的可编程阈值可以表示乘积和运算的变化。在可变电阻单元中的可编程阈值晶体管包括电荷俘获储存晶体管，比如...

一种用于产生积项和数据的装置，其包括可变电阻单元的阵列，该阵列中的每个可变电阻单元包括并联连接的可编程阈值晶体管以及电阻器，该阵列包括n个单元行，该n个单元行包括串联连接的单元串以及m个单元列。控制和偏压电路耦接该阵列，该控制和偏压电路...

存储器装置包括具有第一部分及第二部分的区块的非易失性存储器、映像命令地址到非易失性存储器的实体地址的地址译码器及保存目前状态及执行更新操作的控制电路。目前状态指示(1)第一部分为存储信息的目前区域且第二部分可供更新或(2)第一部分可供更...

一种存储器装置包括：一非易失性存储器，具有一第一部分及一第二部分，该第一部分以一第一范围的实体地址表示，该第二部分以一第二范围的实体地址表示，该第一部分与该第二部分以一第一配置与一第二配置中的一目前配置而被使用，该第一部分与该第二部分的...

本发明为一种存储器装置与电子装置的启动程序加载方法。存储器装置包含存储器阵列、还原缓存器、默认启动地址缓存器、触发电路、地址转换模块与存取电路。存储器阵列包含多个储存区域，其中一者定义为第一启动程序存放区，且另一者定义为第二启动程序存放...

一种三维半导体元件，包括：一基板，具有一阵列区域和一阶梯区域；一叠层结构，具有多层结构(multi‑layers)叠置于基板上，且多层结构包括导电层与绝缘层交错设置于基板上，叠层结构包括多个存储器叠层形成于基板上并设置于阵列区域中；一导...

本发明为用于防止存储器系统(例如，NAND闪存)受到制程期间电荷的影响的系统、方法、电路与包含计算机可读取存储介质(computer‑readable mediums)的装置。该方法包含：形成第一连线与第二连线，其中第一连线用以将二极管...

本发明提供制造具有具不同特征尺寸的图案的半导体装置的方法。实例方法包含：刻蚀图案化掩模下面的第一膜层以在第二膜层上形成第一及第二特征；在第二膜层上形成邻近于第一及第二特征的侧壁的各个第一及第二间隔物；移除第一及第二特征以暴露第二膜层的各...

本发明提供了一种制造半导体装置的方法与半导体存储器装置。其中，该方法涉及管理例如非易失性存储器装置的半导体装置的栅极耦合的方法。所述方法包含：在半导体基底上提供导电层，导电层包含下部导电层及上部导电层，下部导电层包含第一材料且上部导电层...

一种集成电路及其操作方法。集成电路包括形成电压接垫、包括多个存储单元的存储器阵列以及连接于存储单元的多个存取线。形成电压轨耦接于形成电压接垫。二极管配置为电流连通于电压轨及多个存取线中的一存取线。在施加形成电压至形成电压接垫的期间，二极...

一种存储装置，包括存储单元阵列，存储单元阵列包含位线及偏压电路单元。感测放大器具有耦接到数据线的数据线输入、和一参考输入。可控参考电流源可被耦接到感测放大器的参考输入。装置上的控制电路以执行读取操作，读取操作包括第一阶段和第二阶段，在第...

本发明实施例揭露一种存储器装置，包括一存储器阵列、一逻辑电路、一感测放大器电路及一读取缓冲器。逻辑电路用以响应于一读取指令及一初始地址，执行一读取操作。于读取操作时，逻辑电路依据初始地址于存储器阵列中找到一目标数据。感测放大器电路用以于...

一种存储器装置包括一存储器阵列、多条位线、多个预充电电路及多个感测放大器电路。存储器阵列包括多条存储单元串。各存储单元串包括至少一第一选择晶体管、一第二选择晶体管及至少一存储单元。各位线包括一第三选择晶体管，并耦接至一存储单元串。预充电...

本发明公开了一种半导体元件的制作方法，包括以下步骤：提供基底，其中基底具有存储器区与电容区；于存储器区的基底上形成多条字线结构；于电容区的基底上形成电容结构；字线结构与电容结构各自包括位于基底上的第一介电层、位于第一介电层上的第一导体层...

本发明公开了一种非易失性存储器及其写入方法。非易失性存储器的写入方法包括：设定第一递增量，在第一时间区间中依据第一递增量依序提供电压递增的多个第一脉冲对多个非易失性存储单元进行写入操作；以及，设定第二递增量，在第一时间区间后的第二时间区...