制造半导体装置的方法与半导体存储器装置制造方法及图纸

本发明专利技术提供了一种制造半导体装置的方法与半导体存储器装置。其中，该方法涉及管理例如非易失性存储器装置的半导体装置的栅极耦合的方法。所述方法包含：在半导体基底上提供导电层，导电层包含下部导电层及上部导电层，下部导电层包含第一材料且上部导电层包含具有不同于第一材料的至少一个特性的第二材料，在导电层上形成保护图案，以及通过控制刻蚀工艺刻蚀穿过导电层以获得单独的分离的栅极，以使得第一材料在刻蚀工艺期间具有高于第二材料的刻蚀速率，栅极中的每一者包含上部栅极及下部栅极，下部栅极在刻蚀工艺之后具有小于上部栅极的宽度。

【技术实现步骤摘要】
制造半导体装置的方法与半导体存储器装置
本专利技术属于半导体器件
，涉及一种制造半导体装置的方法与半导体存储器装置。
技术介绍
在制造例如非易失性存储器装置的存储器装置期间，刻蚀工艺可能在不同存储器晶体管中引起有效场高度(effectivefieldheight，EFH)的变化，其会影响存储器装置的一个或多个特性，诸如栅极耦合率(gatecouplingratio，GCR)，且更影响存储器装置的性能。
技术实现思路
本专利技术描述一种管理存储器装置或系统(例如非易失性存储器装置)的栅极耦合(例如晶体管中的浮置栅极与控制栅极之间的耦合)的方法，以及描述由此类方法所提供的存储器装置或系统。本专利技术的一个实施例提供一种制造半导体装置的方法，所述方法包含：在半导体基底上提供导电层，所述导电层包含下部导电层及上部导电层，所述下部导电层包含第一材料，且所述上部导电层包含具有不同于所述第一材料的至少一个特性的第二材料；在所述导电层上形成保护图案；以及通过控制刻蚀工艺来刻蚀穿过所述导电层以获得单独的分离的栅极，以使得第一材料在刻蚀工艺期间具有高于第二材料的刻蚀速率，栅极中的每一者包含上部栅极及下本文档来自技高网...

【技术保护点】
1.一种制造半导体装置的方法，包括：在半导体基底上提供导电层，所述导电层包括下部导电层及上部导电层，所述下部导电层包含第一材料，且所述上部导电层包含具有不同于所述第一材料的至少一个特性的第二材料；在所述导电层上形成保护图案；以及通过控制刻蚀工艺来刻蚀穿过所述导电层以获得单独的分离的栅极，以使得所述第一材料在所述刻蚀工艺期间具有高于所述第二材料的刻蚀速率，所述栅极中的每一者包含上部栅极及下部栅极，在所述刻蚀工艺之后所述下部栅极具有小于所述上部栅极的宽度。

【技术特征摘要】
2017.12.21 US 15/849,9711.一种制造半导体装置的方法，包括：在半导体基底上提供导电层，所述导电层包括下部导电层及上部导电层，所述下部导电层包含第一材料，且所述上部导电层包含具有不同于所述第一材料的至少一个特性的第二材料；在所述导电层上形成保护图案；以及通过控制刻蚀工艺来刻蚀穿过所述导电层以获得单独的分离的栅极，以使得所述第一材料在所述刻蚀工艺期间具有高于所述第二材料的刻蚀速率，所述栅极中的每一者包含上部栅极及下部栅极，在所述刻蚀工艺之后所述下部栅极具有小于所述上部栅极的宽度。2.根据权利要求1所述的制造半导体装置的方法，其中所述第一材料包括具有小于10nm的晶粒尺寸的多晶硅，且所述第二材料包括具有在10nm与50nm之间的范围内的晶粒尺寸的多晶硅。3.根据权利要求1所述的制造半导体装置的方法，其中所述隔离层的材料包括旋涂式介电材料。4.根据权利要求1所述的制造半导体装置的方法，还包括刻蚀所述隔离层以在所述单独的栅极的相邻栅极的间获得间隙，其中所述间隙中的至少一者在单独的栅极中的一者的上部栅极与下部栅极的下部表面的间具有底部表面。5.根据权利要求4项所述的制造半导体装置的方法，还包括：在所述间隙中的所述单独的栅极及所述隔离层上形成介电层，其中所述单独的栅极中的所述一者的所述下部栅极的侧壁与所述介电层之间的空隙填充有所述隔离层。6.一种半导体存储器装置，包括：半导体基底，包含自其凸起的有源区域，相邻的所述有源区域定义其间的沟道；隔离层，形成于所述半导体基底上及所述沟道中；浮...

【专利技术属性】
技术研发人员：李建颖，李智雄，韩宗廷，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71