3D NAND存储器及其形成方法技术

一种3D NAND存储器及其形成方法，所述形成方法，在形成堆叠结构之前，在凹槽中形成半导体外延层，在形成半导体外延层时，形成工艺不会受到堆叠结构中的通孔的深度、尺寸和形貌的影响，使得形成的半导体外延层表面具有平坦的表面，使得存储结构中的沟道层与半导体外延层能具有良好的接触性能。此外，形成的半导体外延层的表面低于介质层的表面，使得形成的刻蚀停止层(特别是刻蚀停止层采用金属材料时)能限定在半导体外延层上方的凹槽中，使得刻蚀停止层能保持较高的位置精度，并且使得介质层具有平坦的表面，便于后续形成堆叠结构。

3D NAND Memory and Its Formation Method

【技术实现步骤摘要】
3DNAND存储器及其形成方法
本专利技术涉及半导体制作领域，尤其涉及一种3DNAND存储器及其形成方法。
技术介绍
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的3DNAND存储器。现有3DNAND存储器的形成过程一般包括：在衬底上形成氮化硅层和氧化硅层交替层叠的堆叠结构；刻蚀所述堆叠结构，在堆叠结构中形成沟道孔，在形成沟道孔后，刻蚀沟道孔底部的衬底，在衬底中形成凹槽；在沟道孔底部的凹槽中，通过选择性外延生长(SelectiveEpitaxialGrowth)形成外延硅层，通常该外延硅层也称作SEG；在所述沟道孔中形成电荷存储层和沟道层，所述沟道层与外延硅层连接；去除氮化硅层，在去除氮化硅层的位置形成栅极金属。现有的3DNAND存储器存在沟道层与外延硅层(SEG)接触不良的问题。
技术实现思路
本专利技术所要解决的技术问题是怎样防止沟道层与外延硅层(SEG)接触不良的问题。本专利技术提供了一种3DNAND存储器的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有介质层；刻蚀所述介质层和半导体衬底，在介质层和半导体衬底中形成凹槽；在所述凹槽中形成半导体外延层，所述半导体外延层的表面低于介质层的表面；在半导体外延层上形成刻蚀停止层，所述刻蚀停止层表面与介质层表面齐平；在所述介质层上形成有牺牲层和隔离层交替层叠的堆叠结构；刻蚀所述堆叠结构，在所述堆叠结构中形成暴露出刻蚀停止层的沟道孔；去除部分或全部所述刻蚀停止层；在沟道孔中形成存储结构。可选的，还包括：在凹槽的侧壁形成绝缘层；形成绝缘层后，在所述凹槽中形成半导体外延层，所述半导体外延层的表面低于介质层的表面。可选的，所述绝缘层的材料为氧化硅。可选的，所述绝缘层的形成过程为：在所述介质层的表面以及凹槽的侧壁和底部表面形成绝缘材料层；无掩膜刻蚀所述绝缘材料层，在凹槽的侧壁形成绝缘层。可选的，在刻蚀绝缘层后，过刻蚀去除凹槽底部部分厚度的半导体衬底。可选的，所述半导体外延层的材料与半导体衬底的材料相同。可选的，所述半导体外延层的形成过程为：在所述介质层和凹槽中形成外延材料层，所述外延材料层填充满凹槽；平坦化所述外延材料层，使外延材料层的表面与介质层的表面齐平；回刻蚀平坦化后的外延材料层，使外延材料层的表面低于介质层的表面，在凹槽中形成半导体外延层。可选的，所述外延材料层的形成工艺为化学气相沉积或选择性外延工艺。可选的，所述刻蚀停止层的形成过程为：在介质层和半导体外延层的表面形成停止材料层；平坦化所述停止材料层，暴露出介质层表面，在半导体外延层表面形成刻蚀停止层。可选的，所述刻蚀停止层的材料为金属。可选的，所述存储结构包括位于沟道孔侧壁的电荷存储层和位于电荷存储层上的沟道层，所述沟道层与半导体外延层接触。可选的，所述电荷存储层包括阻挡氧化层、位于阻挡氧化层上的电荷捕获层以及位于电荷捕获层上的隧穿氧化层。可选的，所述堆叠结构包括位于介质层上的第一堆叠结构和位于第一堆叠结构上的第二堆叠结构，第一堆叠结构和第二堆叠结构均包括若干交替层叠牺牲层和隔离层，所述沟道孔包括相互连通的第一沟道孔和第二沟道孔，所述第一堆叠结构中形成有第一沟道孔，所述第二堆叠结构中形成有第二沟道孔；在第一沟道孔和第二沟道孔的中形成存储结构。可选的，在形成刻蚀停止层后，在介质层的表面形成第一堆叠结构；刻蚀所述第一堆叠结构；在第一堆叠结构中形成暴露出刻蚀停止层的第一沟道孔；在第一沟道孔中填充满填充牺牲层；在第一堆叠结构上形成第二堆叠结构；刻蚀所述第二堆叠结构，在第二堆叠结构中形成暴露出填充牺牲层的第二沟道孔；去除所述牺牲层；去除所述刻蚀停止层；在所述第一沟道孔和第二沟道孔中形成存储结构。可选的，所述堆叠结构和介质层之间还具有隔离氧化层，所述隔离氧化层覆盖所述刻蚀停止层。本专利技术还提供了一种3DNAND存储器，包括：半导体衬底，所述半导体衬底上具有介质层；位于所述介质层和半导体衬底中的凹槽；位于所述凹槽中的半导体外延层，所述半导体外延层的表面低于介质层的表面；位于半导体外延层上的刻蚀停止层，所述刻蚀停止层表面与介质层表面齐平；位于所述介质层上的牺牲层和隔离层交替层叠的堆叠结构，所述堆叠结构中具有暴露出刻蚀停止层的沟道孔；位于沟道孔中的存储结构。可选的，所述凹槽的侧壁还具有绝缘层，所述半导体外延层位于绝缘层之间。可选的，所述刻蚀停止层的材料为金属。可选的，所述堆叠结构包括位于介质层上的第一堆叠结构和位于第一堆叠结构上的第二堆叠结构，第一堆叠结构和第二堆叠结构均包括若干交替层叠牺牲层和隔离层，所述沟道孔包括相互连通的第一沟道孔和第二沟道孔，所述第一堆叠结构中形成有第一沟道孔，所述第二堆叠结构中形成有第二沟道孔；在第一沟道孔和第二沟道孔的中形成存储结构。可选的，所述堆叠结构和介质层之间还具有隔离氧化层，所述隔离氧化层覆盖所述刻蚀停止层。与现有技术相比，本专利技术技术方案具有以下优点：本专利技术的3DNAND存储器的形成方法，在介质层和半导体衬底中形成凹槽；在所述凹槽中形成半导体外延层，所述半导体外延层的表面低于介质层的表面；在半导体外延层上形成刻蚀停止层，所述刻蚀停止层表面与介质层表面齐平；在所述介质层上形成有牺牲层和隔离层交替层叠的堆叠结构；刻蚀所述堆叠结构，在所述堆叠结构中形成暴露出刻蚀停止层的沟道孔；去除所述刻蚀停止层；在沟道孔中形成存储结构。在形成堆叠结构之前，在凹槽中形成半导体外延层，在形成半导体外延层时，形成工艺不会受到堆叠结构中的通孔的深度、尺寸和形貌的影响，使得形成的半导体外延层表面具有平坦的表面，使得存储结构中的沟道层与半导体外延层能具有良好的接触性能。此外，形成的半导体外延层的表面低于介质层的表面，使得形成的刻蚀停止层(特别是刻蚀停止层采用金属材料时)能限定在半导体外延层上方的凹槽中，使得刻蚀停止层能保持较高的位置精度，并且使得介质层具有平坦的表面，便于后续形成堆叠结构。进一步，所述半导体外延层的形成过程为：在所述介质层和凹槽中形成外延材料层，所述外延材料层填充满凹槽；平坦化所述外延材料层，使外延材料层的表面与介质层的表面齐平；回刻蚀平坦化后的外延材料层，使外延材料层的表面低于介质层的表面，在凹槽中形成半导体外延层，前述过程能简便的使得形成的半导体外延层具有平坦的表面。进一步，在形成半导体外延层之前，在凹槽的侧壁形成绝缘层，所述绝缘层一方面可以作为后续形成的半导体外延层与选择栅之间的栅介质层或者作为高K介质层与半导体外延层之间的缓冲层；另一方面，所述绝缘层在后续去除介质层中的氮化硅层(去除氮化硅的位置用于形成选择栅)时，保护凹槽中形成的半导体外延层不会受到刻蚀损伤，从而使得半导体外延层表面保持平坦，提高电学性能；此外形成绝缘层后，再形成半导体外延层，使得形成半导体外延层时，凹槽侧壁的材料为同一种材料，因而在生长半导体外延层时，凹槽侧壁生长环境能保持一致，使得形成的半导体外延层的侧壁能保持较好的以及较平坦的形貌，提高电学性能。附图说明图1-图16为本专利技术一实施例3DNAND存储器的形成过程的剖面结构示意图；图1本文档来自技高网...

【技术保护点】
1.一种3D NAND存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有介质层；刻蚀所述介质层和半导体衬底，在介质层和半导体衬底中形成凹槽；在所述凹槽中形成半导体外延层，所述半导体外延层的表面低于介质层的表面；在半导体外延层上形成刻蚀停止层，所述刻蚀停止层表面与介质层表面齐平；在所述介质层上形成有牺牲层和隔离层交替层叠的堆叠结构；刻蚀所述堆叠结构，在所述堆叠结构中形成暴露出刻蚀停止层的沟道孔；去除部分或全部所述刻蚀停止层；在沟道孔中形成存储结构。

【技术特征摘要】
1.一种3DNAND存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有介质层；刻蚀所述介质层和半导体衬底，在介质层和半导体衬底中形成凹槽；在所述凹槽中形成半导体外延层，所述半导体外延层的表面低于介质层的表面；在半导体外延层上形成刻蚀停止层，所述刻蚀停止层表面与介质层表面齐平；在所述介质层上形成有牺牲层和隔离层交替层叠的堆叠结构；刻蚀所述堆叠结构，在所述堆叠结构中形成暴露出刻蚀停止层的沟道孔；去除部分或全部所述刻蚀停止层；在沟道孔中形成存储结构。2.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，还包括：在凹槽的侧壁形成绝缘层；形成绝缘层后，在所述凹槽中形成半导体外延层，所述半导体外延层的表面低于介质层的表面。3.如权利要求2所述的3DNAND存储器的形成方法，其特征在于，所述绝缘层的材料为氧化硅。4.如权利要求1或2所述的3DNAND存储器的形成方法，其特征在于，所述绝缘层的形成过程为：在所述介质层的表面以及凹槽的侧壁和底部表面形成绝缘材料层；无掩膜刻蚀所述绝缘材料层，在凹槽的侧壁形成绝缘层。5.如权利要求4所述的3DNAND存储器的形成方法，其特征在于，在刻蚀绝缘层后，过刻蚀去除凹槽底部部分厚度的半导体衬底。6.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述半导体外延层的材料与半导体衬底的材料相同。7.如权利要求6所述的3DNAND存储器的形成方法，其特征在于，所述半导体外延层的形成过程为：在所述介质层和凹槽中形成外延材料层，所述外延材料层填充满凹槽；平坦化所述外延材料层，使外延材料层的表面与介质层的表面齐平；回刻蚀平坦化后的外延材料层，使外延材料层的表面低于介质层的表面，在凹槽中形成半导体外延层。8.如权利要求6所述的3DNAND存储器的形成方法，其特征在于，所述外延材料层的形成工艺为化学气相沉积或选择性外延工艺。9.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述刻蚀停止层的形成过程为：在介质层和半导体外延层的表面形成停止材料层；平坦化所述停止材料层，暴露出介质层表面，在半导体外延层表面形成刻蚀停止层。10.如权利要求1或9所述的3DNAND存储器的形成方法，其特征在于，所述刻蚀停止层的材料为金属。11.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述存储结构包括位于沟道孔侧壁的电荷存储层和位于电荷存储层上的沟道层，所述沟道层与半导体外延层接触。12.如权利要求1所述的3DNAND存储...

【专利技术属性】
技术研发人员：李兆松，肖莉红，刘沙沙，卢峰，王恩博，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42