三维存储器制造技术

本实用新型专利技术涉及一种三维存储器，包括核心区和阶梯区，所述阶梯区具有顶部选择区和分区阶梯结构区，所述顶部选择区和所述分区阶梯结构区具有高度相同的第一阶梯，且具有高度相同的第二阶梯；其中在所述顶部选择区，所述第一阶梯高于所述第二阶梯且比所述第二阶梯更靠近所述核心区；在所述分区阶梯结构区，所述第一阶梯高于所述第二阶梯且比所述第二阶梯更远离所述顶部选择区。本实用新型专利技术可以在形成分区时降低光刻的次数和光掩模的数量。

【技术实现步骤摘要】
三维存储器
本技术主要涉及半导体器件，尤其涉及一种三维存储器。
技术介绍
为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3DNAND闪存的三维存储器中，存储阵列可包括核心(core)区和阶梯区。阶梯区用来供存储阵列各层中的控制栅引出接触部。这些控制栅作为存储阵列的字线，执行编程、擦写、读取等操作。阶梯区典型地使用单向的阶梯结构。随着三维存储器层数的增加，单向阶梯的结构导致阶梯区的面积增加以及制作成本急剧上升。为此提出了一种分区阶梯结构(staircasedivideScheme，SDS)区，通过在垂直于阶梯方向的分区设计，可以将阶梯区的面积减半，实现成本的降低。目前为了实现分区，需要使用2次光刻和2个光掩模。
技术实现思路
本技术提供一种三维存储器，可以在形成分区时降低光刻的次数和光掩模的数量。本技术为解决上述技术问题而采用的技术方案是提供一种三维存储器，包括核心区和阶梯区，所述阶梯区具有顶部选择区和分区阶梯结构区，所述顶部选择区和所述分区阶梯结构区具有高度相同的第一阶梯，且具有高度相同的第二阶梯；其中在所述顶部选择区，所述第一阶梯高于所述第二阶梯且比所述第二阶梯更靠近所述核心区；在所述分区阶梯结构区，所述第一阶梯高于所述第二阶梯且比所述第二阶梯更远离所述顶部选择区。在本技术的一实施例中，所述阶梯区包括多个分离的所述分区阶梯结构区。在本技术的一实施例中，所述第一阶梯和/或第二阶梯包括至少一对堆叠的栅极层和介质层。在本技术的一实施例中，所述顶部选择区和所述分区阶梯结构区之间为低于所述第二阶梯的平面。在本技术的一实施例中，所述分区阶梯结构区包括在第一方向上分布的多个分区，每个分区包括沿第二方向向远离所述顶部选择区的方向下降的多个阶梯，所述第一方向垂直于所述第二方向，所述第二方向为所述阶梯区的延伸方向。在本技术的一实施例中，所述多个阶梯的各个阶梯包括至少一对堆叠的栅极层和介质层。在本技术的一实施例中，所述栅极层与垂直于所述栅极层的接触部电连接。在本技术的一实施例中，所述多个分区中相邻分区的高度差为一个阶梯的高度。在本技术的一实施例中，阶梯区布置在所述核心区的一侧或者相对两侧。在本技术的一实施例中，所述三维存储器为3DNAND闪存。本技术由于采用以上技术方案，只需使用一个光掩模，进行一次光刻即可形成三维存储器的阶梯区的分区阶梯结构区，因此可以节省一次光刻步骤和一个光掩模，简化了三维存储器的制作工艺。附图说明为让本技术的上述目的、特征和优点能更明显易懂，以下结合附图对本技术的具体实施方式作详细说明，其中：图1是三维存储器的存储阵列区域的俯视框图。图2是图1中有关阶梯区的局部立体示意图。图3A-3D是形成如图2所示的具有分区的阶梯区的示例性过程中的掩模图案。图4A-4H是形成如图2所示的具有分区的阶梯区的示例性过程的剖面示意图。图5A-5C是形成图2所示具有分区的阶梯区的示例性过程。图6是根据本技术一实施例的三维存储器制造方法中形成具有分区的阶梯区的流程图。图7A、7B是根据本技术一实施例的形成具有分区的阶梯区的示例性过程中的掩模图案。图8A-8E是根据本技术一实施例的具有分区的阶梯区的示例性过程的剖面示意图。图9A-9D是根据本技术一实施例的三维存储器制造方法中具有分区的阶梯区的示例性过程。图10是根据本技术一实施例的三维存储器具有分区的阶梯区的俯视图。具体实施方式为让本技术的上述目的、特征和优点能更明显易懂，以下结合附图对本技术的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本技术，但是本技术还可以采用其它不同于在此描述的其它方式来实施，因此本技术不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。图1是三维存储器的存储阵列区域的俯视框图。参考图1所示，存储阵列区域100形成在衬底上，并具有对应存储单元的堆叠层。存储阵列区域包括核心(Core)区110和阶梯区120。阶梯区120进一步包括多个分离的分区阶梯结构(SDS)区122。核心区110的边缘与每个SDS区122的边缘分隔开预定距离。每个SDS区122的形状例如为长条型。这些分离的SDS区122可如图1那样分布在核心区110的两侧，也可仅分布在核心区110的其中一侧。核心区110的边缘具有N级阶梯，分离的SDS区在Y方向形成有N个分区(即在从Y方向两个侧边朝向长条形中央方向形成N级阶梯)，其中N为大于等于2的自然数，优选为3、4、6或8等。图2是图1中有关阶梯区的局部立体示意图。如图2所示为N等于6的示例。图2中左侧长条型的SDS区122a、122b与右侧核心区(图2中未示)间隔开预定距离。每个SDS区为6分区结构，即在Y方向上形成6个阶梯。每个分区则在X方向上延伸，并朝远离核心区的方向下降。核心区的边缘的N级阶梯与Y方向的N个分区可采用同一个光掩模，通过修正(Trim)/刻蚀(Etch)工艺同步形成，因此长条形的分离的SDS区在四周均形成朝向中央的阶梯结构。图3A-3D是形成图2所示具有分区的阶梯区的示例性过程中的掩模图案。图4A-4H是形成图2所示具有分区的阶梯区的示例性过程的剖面示意图。初始的半导体结构的立体图可参考图5A所示。参考图3A和4A所示，先使用第一光掩模进行光刻和刻蚀，在半导体结构400a上形成掩模图案30a。半导体结构400a具有堆叠层410。堆叠层410包括交替堆叠的第一材料层401和第二材料层402。第一材料层401可为栅极层或伪栅极本文档来自技高网...

【技术保护点】
1.一种三维存储器，其特征在于包括核心区和阶梯区，所述阶梯区具有顶部选择区和分区阶梯结构区，所述顶部选择区和所述分区阶梯结构区具有高度相同的第一阶梯，且具有高度相同的第二阶梯；其中在所述顶部选择区，所述第一阶梯高于所述第二阶梯且比所述第二阶梯更靠近所述核心区；在所述分区阶梯结构区，所述第一阶梯高于所述第二阶梯且比所述第二阶梯更远离所述顶部选择区。

【技术特征摘要】
1.一种三维存储器，其特征在于包括核心区和阶梯区，所述阶梯区具有顶部选择区和分区阶梯结构区，所述顶部选择区和所述分区阶梯结构区具有高度相同的第一阶梯，且具有高度相同的第二阶梯；其中在所述顶部选择区，所述第一阶梯高于所述第二阶梯且比所述第二阶梯更靠近所述核心区；在所述分区阶梯结构区，所述第一阶梯高于所述第二阶梯且比所述第二阶梯更远离所述顶部选择区。2.如权利要求1所述的三维存储器，其特征在于，所述阶梯区包括多个分离的所述分区阶梯结构区。3.如权利要求1所述的三维存储器，其特征在于，所述第一阶梯和/或第二阶梯包括至少一对堆叠的栅极层和介质层。4.如权利要求1所述的三维存储器，其特征在于，所述顶部选择区和所述分区阶梯结构区之间为低于所述第二阶梯的平面。5.如权利要求1所...

【专利技术属性】
技术研发人员：戴晓望，吕震宇，陈俊，陶谦，胡禺石，夏季，张中，李艳妮，鲍琨，张含玉，
申请(专利权)人：长江存储科技有限责任公司，
类型：新型
国别省市：湖北,42