半导体装置制造方法及图纸

实施方式提供一种获得稳定的电特性的半导体装置。实施方式的半导体装置具备：硅层，包含磷；嵌入层，设置在硅层上；积层体，设置在嵌入层上，且具有隔着绝缘体而积层的多个电极层；半导体主体，在积层体内及嵌入层内沿积层体的积层方向延伸，且具有位于嵌入层的侧方的侧壁部；以及硅膜，设置在嵌入层与半导体主体的侧壁部之间，包含硅作为主成分，还包含锗及碳中的至少任一个。

【技术实现步骤摘要】
半导体装置[相关申请案]本申请案享有以日本专利申请案2017-163616号(申请日：2017年8月28日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
实施方式涉及一种半导体装置。
技术介绍
已提出有如下构造的三维存储器，即，使贯通包含多个电极层的积层体的信道主体的侧壁部接触于设置在积层体之下的源极层。信道主体的侧壁部接触于包含在源极层的半导体层。该半导体层嵌入至去除牺牲层后所形成的空腔。
技术实现思路
实施方式提供一种获得稳定的电特性的半导体装置。实施方式的半导体装置具备：硅层，包含磷；嵌入层，设置在所述硅层上；积层体，设置在所述嵌入层上，且具有隔着绝缘体而积层的多个电极层；半导体主体，在所述积层体内及所述嵌入层内沿所述积层体的积层方向延伸，且具有位于所述嵌入层的侧方的侧壁部；以及硅膜，设置在所述嵌入层与所述半导体主体的所述侧壁部之间，包含硅作为主成分，还包含锗及碳中的至少任一个。附图说明图1是实施方式的半导体装置的示意立体图。图2是实施方式的半导体装置的示意俯视图。图3是图2中的A-A'剖视图。图4是图3中的A部的放大图。图5(a)及(b)是图3中的B部的放大图。图6～图17是表示第1实施方式的半导体装置的制造方法的示意剖视图。图18～20是第2实施方式的半导体装置的示意剖视图。图21是比较例的半导体装置的示意剖视图。图22是第3实施方式的半导体装置的示意剖视图。图23(a)及(b)是图22中的C部的放大图。具体实施方式以下，参照附图对实施方式进行说明。此外，各附图中，对相同的要素标注相同的符号。在实施方式中，作为半导体装置，例如，对具有三维构造的存储单元阵列的半导体存储装置进行说明。图1是实施方式的存储单元阵列1的示意立体图。图2是存储单元阵列1的示意俯视图。图3是图2中的A-A'剖视图。在图1中，将相对于衬底10的主面平行的方向且相互正交的两个方向设为X方向及Y方向，将相对于X方向及Y方向这两个方向正交的方向设为Z方向(积层方向)。其它图中的X方向、Y方向及Z方向分别与图1的X方向、Y方向及Z方向对应。存储单元阵列1具有源极层SL、设置在源极层SL上的积层体100、多个柱状部CL、多个分离部60以及设置在积层体100上方的多条位线BL。源极层SL隔着绝缘层41而设置在衬底10上。衬底10例如为硅衬底。在源极层SL与积层体100之间，设置着栅极层15。柱状部CL形成为在积层体100内沿该积层体100的积层方向(Z方向)延伸的大致圆柱状。柱状部CL进而贯通积层体100之下的栅极层15，到达至源极层SL。多个柱状部CL例如错位排列。或者，多个柱状部CL也可以沿着X方向及Y方向呈正方格子状排列。分离部60将积层体100及栅极层15在Y方向分离为多个区块(或者指状物)。分离部60具有在下述图17所示的狭缝ST内嵌入着绝缘膜63的构造。多条位线BL为在Y方向延伸的例如金属膜。多条位线BL在X方向相互分离。柱状部CL的下述半导体主体20的上端部经由图1所示的接点Cb及接点V1而连接于位线BL。如图3所示，源极层SL具有包含金属的层11及硅层12～14。包含金属的层11设置在绝缘层41上。包含金属的层11例如为钨层或者钨硅化物层。硅层12设置在包含金属的层11上，硅层13设置在硅层12上，硅层14设置在硅层13上。硅层12～14是包含磷作为掺杂剂且具有导电性的多晶硅层。绝缘层44设置在硅层14上，栅极层15设置在绝缘层44上。栅极层15是包含例如磷作为掺杂剂且具有导电性的多晶硅层。积层体100设置在栅极层15上。积层体100具有在相对于衬底10的主面垂直的方向(Z方向)上积层的多个电极层70。绝缘层(绝缘体)72设置在上下相邻的电极层70之间。绝缘层72也设置在最下层的电极层70与栅极层15之间。电极层70为金属层。电极层70例如为包含钨作为主成分的钨层、或者包含钼作为主成分的钼层。绝缘层72为包含氧化硅作为主成分的氧化硅层。多个电极层70中至少最上层的电极层70为漏极侧选择晶体管STD(图1)的控制栅极(漏极侧选择栅极)，至少最下层的电极层70为源极侧选择晶体管STS(图1)的控制栅极(源极侧选择栅极)。多层电极层70作为单元栅极设置在漏极侧选择栅极与源极侧选择栅极之间。栅极层15的厚度比一层电极层70的厚度以及一层绝缘层72的厚度厚。多个柱状部CL在积层体100内沿着该积层体100的积层方向延伸，进而贯通栅极层15、绝缘层44、硅层14及硅层13，到达至硅层12。柱状部CL具有存储器膜30、半导体主体20及绝缘性芯膜50。如图3所示，半导体主体20形成为在积层体100内及栅极层15内沿Z方向连续延伸且到达至源极层SL的管状。芯膜50设置在管状半导体主体20的内侧。半导体主体20的上端部经由图1所示的接点Cb及接点V1而连接于位线BL。存储器膜30设置在积层体100与半导体主体20之间、及栅极层15与半导体主体20之间，且从外周侧包围半导体主体20。存储器膜30在积层体100内及栅极层15内沿Z方向连续地延伸。半导体主体20具有与源极层SL电连接的侧壁部(源极接触部)20a。侧壁部20a不被存储器膜30覆盖。半导体主体20的下端部与侧壁部20a连续，位于比侧壁部20a靠下，且位于硅层12内。在该半导体主体20的下端部与硅层12之间设置着存储器膜30。存储器膜30在半导体主体20的侧壁部(源极接触部)20a的位置在Z方向上被分断。该分断的存储器膜30的下部30a配置在包围半导体主体20的下端部外周的位置及半导体主体20的底面下。图4是图3中的A部的放大剖视图。存储器膜30为具有隧道绝缘膜31、电荷储存膜(电荷储存部)32及阻挡绝缘膜33的绝缘膜的积层膜。隧道绝缘膜31设置在半导体主体20与电荷储存膜32之间，且与半导体主体20相接。电荷储存膜32设置在隧道绝缘膜31与阻挡绝缘膜33之间。阻挡绝缘膜33设置在电荷储存膜32与电极层70之间。半导体主体20、存储器膜30及电极层70构成存储单元MC。存储单元MC具有电极层70经由存储器膜30而包围半导体主体20周围的纵型晶体管构造。在该纵型晶体管构造的存储单元MC中，半导体主体20例如为硅的信道主体，电极层70作为控制栅极而发挥功能。电荷储存膜32作为储存从半导体主体20注入的电荷的数据存储层而发挥功能。实施方式的半导体存储装置为非易失性半导体存储装置，能够电气自由地进行数据的删除、写入，且即便切断电源也能够保存存储内容。存储单元MC例如为电荷捕获型存储单元。电荷储存膜32具有多个在绝缘性的膜中捕获电荷的捕获点，且例如包含氮化硅膜。或者，电荷储存膜32也可以为由绝缘体包围周围且具有导电性的浮动栅极。隧道绝缘膜31在从半导体主体20对电荷储存膜32注入电荷时，或者将储存在电荷储存膜32的电荷释放至半导体主体20时成为位垒。隧道绝缘膜31例如包含氧化硅膜。阻挡绝缘膜33防止储存在电荷储存膜32中的电荷被向电极层70释放。另外，阻挡绝缘膜33防止电荷从电极层70向柱状部CL反向穿隧。阻挡绝缘膜33例如包含氧化硅膜。或者，阻挡绝缘膜33也可以为氧化硅膜与金属氧化膜的积层膜。在该情况下，可将氧化硅膜设置在电荷储存膜32与金属氧化本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于具备：硅层，包含磷；嵌入层，设置在所述硅层上；积层体，设置在所述嵌入层上，且具有隔着绝缘体而积层的多个电极层；半导体主体，在所述积层体内及所述嵌入层内沿所述积层体的积层方向延伸，且具有位于所述嵌入层的侧方的侧壁部；以及硅膜，设置在所述嵌入层与所述半导体主体的所述侧壁部之间，包含硅作为主成分，且还包含锗及碳中的至少任一个。

【技术特征摘要】
2017.08.28 JP 2017-1636161.一种半导体装置，其特征在于具备：硅层，包含磷；嵌入层，设置在所述硅层上；积层体，设置在所述嵌入层上，且具有隔着绝缘体而积层的多个电极层；半导体主体，在所述积层体内及所述嵌入层内沿所述积层体的积层方向延伸，且具有位于所述嵌入层的侧方的侧壁部；以及硅膜，设置在所述嵌入层与所述半导体主体的所述侧壁部之间，包含硅作为主成分，且还包含锗及碳中的至少任一个。2.根据权利要求1所述的半导体装置，其特征在于：所述硅膜中的锗组成比为5atomic％以上。3.根据权利要求1所述的半导体装置，其特征在于：所述硅膜中的碳浓度为1×1019cm-3以上。4.根据权利要求1所述的半导体装置，其特征在于：所述硅膜还包含磷。5.根据权利要求4所述的半导体装置，其特征在于：所述硅膜中的磷浓度为1×1020cm-3以上。6.根据权利要求1所述的半导体装置，其特征在于：所述硅膜与所述半导体主体的所述侧壁部相接。7.根据权利要求1所述的半导体装置，其特征在于：所述硅膜也设置在所述硅层与所述嵌入层之间。8.根据权利要求1所述的半导体装置，其特征在于：所述嵌入层为硅层或者氧化硅层。9.一种半导体装置，其特征在于具备：第1硅层，包含磷；第2硅层，设置在所述第1硅层上，且包含磷；结晶分断层，设置在所述第1硅层与所述第2硅层之间；积层体，设置在所述第2硅层上，且具有隔着绝缘体而积层的多个电极层；以及半导体主体，在所述积层体内及所述第2硅层内沿所述积层体的积层方向延伸，且具有位于所述第2硅层的侧方的侧壁...

【专利技术属性】
技术研发人员：塩田伦也，藤田淳也，西本健郎，福住嘉晃，福本敦之，永野元，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP