半导体器件及其制造方法技术

半导体器件及其制造方法。一种半导体器件以及制造半导体器件的方法涉及具有沟道图案的半导体器件，其中，沟道图案包括管沟道以及在第一方向上从管沟道突出的垂直沟道。该半导体器件还具有设置在管沟道上方的层间绝缘层以及设置在管沟道上方的栅极，其中，栅极在第一方向上与层间绝缘层交替地层叠，其中，层叠的层间绝缘层和栅极包围垂直沟道，并且其中，栅极包括第一导电图案和第二导电图案。该半导体器件还具有设置在第一导电图案上方和第二导电图案下方的蚀刻停止图案。

Semiconductor Devices and Their Manufacturing Methods

Semiconductor devices and their manufacturing methods. A semiconductor device and a method of manufacturing a semiconductor device relate to a semiconductor device having a channel pattern, in which the channel pattern includes a pipe channel and a vertical channel projecting from the pipe channel in the first direction. The semiconductor device also has an interlayer insulating layer above the pipe channel and a gate above the pipe channel, in which the gate overlaps alternately with the interlayer insulating layer in the first direction, in which the overlapping interlayer insulating layer and the gate surround the vertical channel, and the gate includes the first conductive pattern and the second conductive pattern. The semiconductor device also has an etching stop pattern arranged above the first conductive pattern and below the second conductive pattern.

【技术实现步骤摘要】
半导体器件及其制造方法
本公开的一方面可总体上涉及半导体器件及其制造方法，更具体地讲，涉及一种三维半导体器件及其制造方法。
技术介绍
半导体器件可包括能够存储数据的多个存储器单元晶体管。存储器单元晶体管可串联连接在选择晶体管之间并且可用于构成存储器串。三维半导体器件实现高集成度。然而，制造三维半导体器件可比制造二维半导体器件更加复杂。
技术实现思路
根据本公开的教导的是一种具有沟道图案的半导体器件，其中，沟道图案包括管沟道以及在第一方向上从管沟道突出的垂直沟道。该半导体器件还具有设置在管沟道上方的层间绝缘层以及设置在管沟道上方的栅极，其中，栅极在第一方向上与层间绝缘层交替地层叠，其中，层叠的层间绝缘层和栅极包围垂直沟道，并且其中，栅极包括第一导电图案和第二导电图案。半导体器件还具有设置在第一导电图案上方和第二导电图案下方的蚀刻停止图案。还根据本公开的教导的是一种制造半导体器件的方法。该方法包括以下步骤：形成层叠有第一牺牲层和第一层间绝缘层的第一层叠结构。该方法还包括以下步骤：在第一层叠结构上形成蚀刻停止图案。该方法还包括以下步骤：在蚀刻停止图案上形成第二层叠结构。第二层叠结构可包括交替地本文档来自技高网...

【技术保护点】
1.一种半导体器件，该半导体器件包括：包括管沟道和垂直沟道的沟道图案，各个垂直沟道在第一方向上从所述管沟道突出；在所述管沟道上方交替地层叠以包围所述垂直沟道的层间绝缘层和栅极，其中，所述栅极包括第一导电图案以及设置在所述第一导电图案上方的第二导电图案；以及设置在所述第一导电图案上方和所述第二导电图案下方的蚀刻停止图案。

【技术特征摘要】
2017.10.12 KR 10-2017-01326841.一种半导体器件，该半导体器件包括：包括管沟道和垂直沟道的沟道图案，各个垂直沟道在第一方向上从所述管沟道突出；在所述管沟道上方交替地层叠以包围所述垂直沟道的层间绝缘层和栅极，其中，所述栅极包括第一导电图案以及设置在所述第一导电图案上方的第二导电图案；以及设置在所述第一导电图案上方和所述第二导电图案下方的蚀刻停止图案。2.根据权利要求1所述的半导体器件，该半导体器件还包括基本上平行于所述垂直沟道的狭缝，其中，所述狭缝穿过所述第一导电图案、所述蚀刻停止图案和所述第二导电图案中的每一个。3.根据权利要求1所述的半导体器件，其中，所述蚀刻停止图案由与形成所述栅极的材料不同的导电材料形成。4.根据权利要求1所述的半导体器件，其中，所述蚀刻停止图案由多晶硅层形成。5.根据权利要求1所述的半导体器件，该半导体器件还包括：设置在所述第一导电图案上方和所述第二导电图案下方的隔离绝缘层，其中，所述隔离绝缘层包围所述垂直沟道，其中，所述隔离绝缘层将所述蚀刻停止图案划分成第一图案和第二图案，其中，所述第一图案和所述第二图案与所述第一导电图案的两端交叠并且与所述第二导电图案的两端交叠。6.根据权利要求1所述的半导体器件，其中，所述蚀刻停止图案平行于所述栅极延伸以包围所述垂直沟道。7.根据权利要求1所述的半导体器件，其中，所述蚀刻停止图案在所述第一方向上比各个所述栅极厚。8.根据权利要求1所述的半导体器件，其中，所述管沟道包括：连接到所述垂直沟道并沿着所述第一导电图案的下表面延伸的第一水平部，其中，所述第一水平部包括在第二方向上比所述栅极和所述蚀刻停止图案突出更远的突出部，其中，所述第二方向基本上垂直于所述第一方向；在与垂直沟道相反的方向上从所述第一水平部延伸的连接部；以及从所述连接部平行于所述第一水平部延伸的第二水平部。9.根据权利要求8所述的半导体器件，该半导体器件还包括：设置在所述第一水平部的所述突出部上的侧壁绝缘层，其中，所述侧壁绝缘层在所述第一方向上延伸以覆盖所述栅极、所述层间绝缘层和所述蚀刻停止图案的侧壁；设置在所述侧壁绝缘层上的源极接触线，其中，所述源极接触线延伸以接触所述第一水平部的所述突出部；设置在所述源极接触线下方的阱沟道接触结构，其中，所述阱沟道接触结构延伸以接触所述管沟道的所述第二水平部；设置在所述源极接触线与所述阱沟道接触结构之间的阱源极间绝缘层；以及设置在所述管沟道下方的阱掺杂结构，其中，所述阱掺杂结构与所述阱沟道接触结构接触。10.根据权利要求9所述的半导体器件，其中，所述阱掺杂结构包括第一导电类型掺杂剂，并且其中，所述源极接触线包括与所述第一导电类型掺杂剂相反的第二导电类型掺杂剂。11.根据权利要求9所述的半导体器件，该半导体器件还包括沿着所述栅极与所述层间绝缘层之间的界面、沿着所述第一水平部与所述第一导电图案之间的界面、沿着所述垂直沟道与所述栅极之间的界面并且沿着所述层间绝缘层和所述蚀刻停止图案的面向所述侧壁绝缘层的侧壁延伸的阻挡绝缘层，其中，所述栅极的面向所述侧壁绝缘层的侧壁未被所述阻挡绝缘层覆盖。12.根据权利要求1所述的半导体器件，该半导体器件还包括：由与所述蚀刻停止图案相同的材料形成并设置在与所述蚀刻停止图案相同的层中的电阻器图案；以及包括设置在与所述栅极相同的层中的氮化物层并且包括设置在与所述层间绝缘层相同的层中的虚拟绝缘层的虚拟层叠结构，其中，所述虚拟层叠结构与所述电阻器图案交叠。13.根据权利要求1所述的半导体器件，其中，所述第一导电图案包括源极选择线，并且其中，所述第二导电图案包括字线以及设置在所述字线上方的漏极选择线。14.一种制造半导体器件的方法，该方法包括以下步骤：形成层叠有第一牺牲层和第一层间绝缘层的第一层叠结构；在所述第一层叠结构上形成蚀刻停止图案；在所述蚀刻停止图案上形成第二层叠结构，其中，所述第二层叠结构包括交替地层叠的...

【专利技术属性】
技术研发人员：崔康植，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR