半导体器件及其制造方法技术

半导体器件及其制造方法。一种半导体器件包括：空穴源图案；位于相邻的空穴源图案之间的电子源图案；在空穴源图案和电子源图案上方的层叠结构；以及穿透层叠结构的沟道层，其中，各个沟道层与对应空穴源图案以及与所述对应空穴源图案相邻的电子源图案接触。

Semiconductor Devices and Their Manufacturing Methods

Semiconductor devices and their manufacturing methods. A semiconductor device includes: a hole source pattern; an electronic source pattern located between adjacent hole source patterns; a cascade structure above the hole source pattern and the electronic source pattern; and a channel layer penetrating the cascade structure in which each channel layer contacts the corresponding hole source pattern and the electronic source pattern adjacent to the corresponding hole source pattern.

【技术实现步骤摘要】
半导体器件及其制造方法
本公开总体上涉及电子装置，更具体地，涉及一种半导体器件及其制造方法。
技术介绍
即使当装置的电源被切断时，非易失性存储器装置仍保持所存储的数据。最近，由于存储器单元在基板上按照单个层形成的二维非易失性存储器装置的集成度的改进已达到上限，所以正提出存储器单元在基板上按照多个层垂直地层叠的三维非易失性存储器装置。通常，三维非易失性存储器装置包括交替地层叠的多个层间绝缘层和栅极以及穿透层间绝缘层和栅极的沟道层。存储器单元沿着沟道层层叠。已开发出各种结构和制造方法以用于改进三维非易失性存储器装置的操作可靠性。
技术实现思路
本专利技术的各种实施方式提供一种方便制造工艺并具有稳定的结构和改进的特性的半导体器件以及该半导体器件的制造方法。根据本公开的一方面，提供了一种半导体器件，该半导体器件包括：空穴源图案；位于相邻空穴源图案之间的电子源图案；在空穴源图案和电子源图案上方的层叠结构；以及穿透层叠结构的沟道层，其中，各个沟道层与对应空穴源图案以及与对应空穴源图案相邻的电子源图案接触。根据本公开的另一方面，提供了一种半导体器件，该半导体器件包括：交替地布置的空穴源图案和电子源图案本文档来自技高网...

【技术保护点】
1.一种半导体器件，该半导体器件包括：空穴源图案；位于相邻的空穴源图案之间的电子源图案；在所述空穴源图案和所述电子源图案上方的层叠结构；以及穿透所述层叠结构的沟道层，其中，各个沟道层与对应的空穴源图案以及与所述对应的空穴源图案相邻的电子源图案接触。

【技术特征摘要】
2017.10.13 KR 10-2017-01332441.一种半导体器件，该半导体器件包括：空穴源图案；位于相邻的空穴源图案之间的电子源图案；在所述空穴源图案和所述电子源图案上方的层叠结构；以及穿透所述层叠结构的沟道层，其中，各个沟道层与对应的空穴源图案以及与所述对应的空穴源图案相邻的电子源图案接触。2.根据权利要求1所述的半导体器件，其中，在擦除操作中从所述空穴源图案向所述沟道层供应空穴，并且在读操作中从所述电子源图案向所述沟道层供应电子。3.根据权利要求1所述的半导体器件，其中，所述空穴源图案包括第一类型的杂质，并且所述电子源图案包括与所述第一类型不同的第二类型的杂质。4.根据权利要求1所述的半导体器件，其中，所述空穴源图案是包括P型杂质的多晶硅层，并且所述电子源图案是包括N型杂质的多晶硅层。5.根据权利要求1所述的半导体器件，该半导体器件还包括阻挡图案，所述阻挡图案被插置在所述空穴源图案与所述电子源图案之间以将所述空穴源图案和所述电子源图案彼此电隔离。6.根据权利要求1所述的半导体器件，其中，所述空穴源图案和所述电子源图案具有在第一方向上延伸的线形。7.根据权利要求6所述的半导体器件，该半导体器件还包括被插置在所述空穴源图案与所述电子源图案之间的阻挡图案，所述阻挡图案具有在所述第一方向上延伸的线形。8.根据权利要求1所述的半导体器件，其中，所述空穴源图案按照岛形布置，并且所述电子源图案填充相邻的空穴源图案之间的空间并且彼此连接。9.根据权利要求8所述的半导体器件，其中，各个所述空穴源图案具有比各个所述沟道层窄的宽度。10.根据权利要求9所述的半导体器件，其中，各个所述空穴源图案在所述沟道层下方基本上居中设置。11.根据权利要求1所述的半导体器件，该半导体器件还包括：与所述空穴源图案和所述电子源图案共同接触的连接层；以及位于所述连接层下方的互连结构，其中，在擦除操作中，通过所述连接层对所述空穴源图案施加擦除偏压。12.根据权利要求1所述的半导体器件，该半导体器件还包括：与所述空穴源图案和所述电子源图案共同接触的连接层；以及位于所述连接层下方的互连结构，其中，在读操作中，电流从所述沟道层当中的选定沟道层通过所述电子源图案和所述连接层流向所述互连结构。13.一种半导体器件，该半导体器件包括：交替地布置的空穴源图案和电子源图案；形成在所述空穴源图案和所述电子源图案上方的层叠结构；以及穿透所述层叠结构的沟道层，各个沟道层与空穴源图案以及与所述空穴源图案相邻的电子源图案共同接触，其中，在擦除操作中从所述空穴源图案向所述沟道层供应空穴，并且在读操作中电流从所述沟道层当中的选定沟道层流向所述电子源图案。14.根据权利要求13所述的半导体器件，该半导体器件还包括插置在所述空穴源图案与所述电子源图案之间的阻挡图案。15.根据权利要求13所述的半导体器件，该半导体器件还包括：与所述空穴源图案和所述电子源图案共同接触的连接层；以及位于所述连接层下方的互连结构，其中，在所述擦除操作中通过所述连接层施加擦除偏压。16.根据权利要求13所述的半导体器件，该半导体器件还包括：与所述空穴源图案和所述电子源图案共同接触的连接层；以及位于所述连接层下方的互连结构，其中，在所述读操作中电流从所述沟道层通过所述电子源图案和所述连接层流向所述互连结构。17.一种制造半导体器件的方法，该方法包...

【专利技术属性】
技术研发人员：全钟声，权殷美，李多棉，李凤薰，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR