三维存储器及其制造方法技术

本发明专利技术涉及一种三维存储器及其制造方法。该方法包括以下步骤：提供半导体结构，所述半导体结构具有核心区和分别位于所述核心区相对两侧的第一阶梯区和第二阶梯区，且所述半导体结构包括衬底和位于所述衬底上的堆叠层；处理所述堆叠层而在所述第一阶梯区形成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构，所述第一阶梯结构和所述第二初始阶梯结构位于所述堆叠层在厚度方向上的第一部分；在所述第一阶梯区和所述核心区上覆盖掩模层；以及处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降，形成第二阶梯结构，所述第二阶梯结构位于所述堆叠层在厚度方向上的第二部分，其中所述第二部分位于所述第一部分之下。

【技术实现步骤摘要】
三维存储器及其制造方法
本专利技术主要涉及半导体制造方法，尤其涉及一种三维存储器及其制造方法。
技术介绍
为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3DNAND闪存的三维存储器中，存储阵列可包括核心(core)区和阶梯区。阶梯区用来供存储阵列各层中的控制栅引出接触部。这些控制栅作为存储阵列的字线，执行编程、擦写、读取等操作。三维存储器的核心区两侧都会有阶梯区，而接触部(Contact)一般只从一侧阶梯区引出，另一侧阶梯区为不起作用的虚拟(dummy)区。这种做法存在一些缺点。首先，虚拟区的存在降低了50％的阶梯利用率；其次，修整三维存储器的下部分台阶时，对光阻层厚度的要求非常高。实际工艺中，最后一次的修整工艺经常出现光阻层厚度不够的情况。
技术实现思路
本专利技术提供一种三维存储器及其制造方法，可以提高阶梯区的阶梯利用率。本专利技术为解决上述技术问题而采用的技术方案是提供一种三维存储器件的制造方法，包括以下步骤：提供半导体结构，所述半导体结构具有核心区和分别位于所述核心区相对两侧的第一阶梯区和第二阶梯区，且所述半导体结构包括衬底和位于所述衬底上的堆叠层；处理所述堆叠层而在所述第一阶梯区形成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构，所述第一阶梯结构和所述第二初始阶梯结构位于所述堆叠层在厚度方向上的第一部分；在所述第一阶梯区和所述核心区上覆盖掩模层；以及处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降，形成第二阶梯结构，所述第二阶梯结构位于所述堆叠层在厚度方向上的第二部分，其中所述第二部分位于所述第一部分之下。在本专利技术的一实施例中，处理所述堆叠层而在所述第一阶梯区形成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构的步骤包括：在所述第一阶梯区形成多个分离的第一分区阶梯结构区，每个第一分区阶梯结构区具有一个所述第一阶梯结构；在所述第二阶梯区形成多个分离的第二分区阶梯结构区，每个第二分区阶梯结构区具有一个所述第二初始阶梯结构。在本专利技术的一实施例中，每个第一分区阶梯结构区和第二分区阶梯结构区的分区数量为2-5个。在本专利技术的一实施例中，所述第一阶梯结构的任一阶梯和所述第二阶梯结构的任一阶梯位于所述堆叠层的不同深度。在本专利技术的一实施例中，处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降的步骤包括：刻蚀所述第二阶梯区的堆叠层中预定数目的层，使所述第二初始阶梯结构的各阶梯的深度下降。在本专利技术的一实施例中，所述第二初始阶梯结构具有虚拟阶梯，其中处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降时，保持所述虚拟阶梯的深度。在本专利技术的一实施例中，在所述虚拟阶梯处覆盖所述掩模层。本专利技术还提出一种三维存储器，具有核心区、第一阶梯区和第二阶梯区，且包括衬底和位于所述衬底上的堆叠层，所述第一阶梯区和所述第二阶梯区位于所述核心区的相对两侧，所述第一阶梯区具有第一阶梯结构，所述第二阶梯区具有第二阶梯结构，其中所述第一阶梯结构位于所述堆叠层在厚度方向上的第一部分，所述第二阶梯结构位于所述堆叠层在厚度方向上的第二部分，所述第二部分位于所述第一部分之下。在本专利技术的一实施例中，所述第一阶梯区包括多个分离的第一分区阶梯结构区，每个第一分区阶梯结构区具有一个所述第一阶梯结构，所述第二阶梯区包括多个分离的第二分区阶梯结构区，每个第二分区阶梯结构区具有一个所述第二阶梯结构。在本专利技术的一实施例中，每个第一分区阶梯结构区和第二分区阶梯结构区的分区数量为2-5个。在本专利技术的一实施例中，所述第一阶梯结构的任一阶梯和所述第二阶梯结构的任一阶梯对应不同的栅极层。在本专利技术的一实施例中，所述第二阶梯区具有虚拟阶梯，所述虚拟阶梯位于所述堆叠层在厚度方向上的第一部分。在本专利技术的一实施例中，所述第一阶梯结构和第二阶梯结构的各个阶梯包括至少一对堆叠的栅极层和介质层。在本专利技术的一实施例中，所述第一分区阶梯结构区和所述第二分区阶梯结构区中相邻分区的高度差为一个阶梯的高度。在本专利技术的一实施例中，所述三维存储器为3DNAND闪存。本专利技术由于使得三维存储器的核心区相对两侧的阶梯区具有不同的深度，从而可以引出不同深度的栅极层。因此，本专利技术可以提高阶梯区的阶梯利用率。当本专利技术用于分区阶梯结构时，可以使得分区数量增大一倍。与已有方法相比，在形成同样的分区数量和阶梯级数时，本专利技术可以节省光掩模的数量且降低修整工艺的次数，有助于刻蚀效率的提高。本专利技术还不必在三维存储器的底部阶梯用使用修整-刻蚀工艺，从而避免了该工艺中经常出现光阻层厚度不够的问题。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1是三维存储器的存储阵列区域的俯视框图。图2是图1中有关阶梯区的局部立体示意图。图3A-3C是形成图2所示具有分区的阶梯区的示例性过程的立体图。图4是根据本专利技术一实施例的三维存储器制造方法中形成具有分区的阶梯区的流程图。图5A-5C是根据本专利技术一实施例的形成具有分区的阶梯区的示例性过程图。图6A、6B是根据本专利技术一实施例的形成具有分区的阶梯区的示例性过程中的掩模图案。图7是根据本专利技术另一实施例的具有分区的阶梯区。具体实施方式为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。图1是三维存储器的存储阵列区域100的俯视框图。参考图1所示，本文档来自技高网...

【技术保护点】
1.一种三维存储器的制造方法，包括以下步骤：提供半导体结构，所述半导体结构具有核心区和分别位于所述核心区相对两侧的第一阶梯区和第二阶梯区，且所述半导体结构包括衬底和位于所述衬底上的堆叠层；处理所述堆叠层而在所述第一阶梯区形成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构，所述第一阶梯结构和所述第二初始阶梯结构位于所述堆叠层在厚度方向上的第一部分；在所述第一阶梯区和所述核心区上覆盖掩模层；以及处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降，形成第二阶梯结构，所述第二阶梯结构位于所述堆叠层在厚度方向上的第二部分，其中所述第二部分位于所述第一部分之下。

【技术特征摘要】
1.一种三维存储器的制造方法，包括以下步骤：提供半导体结构，所述半导体结构具有核心区和分别位于所述核心区相对两侧的第一阶梯区和第二阶梯区，且所述半导体结构包括衬底和位于所述衬底上的堆叠层；处理所述堆叠层而在所述第一阶梯区形成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构，所述第一阶梯结构和所述第二初始阶梯结构位于所述堆叠层在厚度方向上的第一部分；在所述第一阶梯区和所述核心区上覆盖掩模层；以及处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降，形成第二阶梯结构，所述第二阶梯结构位于所述堆叠层在厚度方向上的第二部分，其中所述第二部分位于所述第一部分之下。2.如权利要求1所述的方法，其特征在于，处理所述堆叠层而在所述第一阶梯区形成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构的步骤包括：在所述第一阶梯区形成多个分离的第一分区阶梯结构区，每个第一分区阶梯结构区具有一个所述第一阶梯结构；在所述第二阶梯区形成多个分离的第二分区阶梯结构区，每个第二分区阶梯结构区具有一个所述第二初始阶梯结构。3.如权利要求2所述的方法，其特征在于，每个第一分区阶梯结构区和第二分区阶梯结构区的分区数量为2-5个。4.如权利要求1所述的方法，其特征在于，所述第一阶梯结构的任一阶梯和所述第二阶梯结构的任一阶梯位于所述堆叠层的不同深度。5.如权利要求1所述的方法，其特征在于，处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降的步骤包括：刻蚀所述第二阶梯区的堆叠层中预定数目的层，使所述第二初始阶梯结构的各阶梯的深度下降。6.如权利要求1所述的方法，其特征在于，所述第二初始阶梯结构具有虚拟阶梯，其中处理所述第二阶梯区...

【专利技术属性】
技术研发人员：张中，李艳妮，华文宇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42