形成三维存储器的方法技术

本发明专利技术提供了一种形成三维存储器的方法，包括：提供半导体结构，所述半导体结构具有第一衬底、位于第一衬底上的堆叠的第一堆栈以及穿过所述第一堆栈的多个第一沟道层；在所述第一堆栈的表面覆盖与所述第一堆栈键合的剥离层，所述剥离层的材料为单晶硅；图案化所述剥离层形成导电图案层，所述导电图案层包括多个相互隔离的中间导电部；形成覆盖所述导电图案层的第二堆栈；形成穿过所述第二堆栈的多个第二沟道层，每一第二沟道层通过中间导电部电连接至对应的第一沟道层。

【技术实现步骤摘要】
形成三维存储器的方法
本专利技术主要涉及半导体制造方法，尤其涉及一种形成三维存储器的方法。
技术介绍
为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3DNAND闪存的三维存储器件中，存储阵列可包括具有沟道结构的核心(core)区。沟道结构形成于垂直贯穿三维存储器件的堆叠层(stack)的沟道孔中。通常通过单次刻蚀来形成堆叠层的沟道孔。但是为了提高存储密度和容量，三维存储器的层数(tier)继续增大，例如从64层增长到96层、128层或更多层。在这种趋势下，单次刻蚀的方法在处理成本上越来越高，在处理能力上越来越没有效率。一些改进的方法尝试将堆叠层分为多个相互堆叠的堆栈(deck)。在形成一个堆栈后，先刻蚀沟道孔和形成沟道结构，然后继续堆叠堆栈。堆栈之间通过位于二者之间共用的导电部连接。导电部的材料通常为多晶硅。当导电部的位置或者形态不佳时，容易导致多晶硅反型(inversion)失败，从而造成多晶硅电阻过高、电子迁移率过低。这导致沟道电流降低，从而严重影响三维存储器的编程/写入/擦除等性本文档来自技高网...

【技术保护点】
1.一种形成三维存储器的方法，包括：提供半导体结构，所述半导体结构具有第一衬底、位于第一衬底上的堆叠的第一堆栈以及穿过所述第一堆栈的多个第一沟道层；在所述第一堆栈的表面覆盖与所述第一堆栈键合的剥离层，所述剥离层的材料为单晶硅；图案化所述剥离层形成导电图案层，所述导电图案层包括多个相互隔离的中间导电部；形成覆盖所述导电图案层的第二堆栈；形成穿过所述第二堆栈的多个第二沟道层，每一第二沟道层通过中间导电部电连接至对应的第一沟道层。

【技术特征摘要】
1.一种形成三维存储器的方法，包括：提供半导体结构，所述半导体结构具有第一衬底、位于第一衬底上的堆叠的第一堆栈以及穿过所述第一堆栈的多个第一沟道层；在所述第一堆栈的表面覆盖与所述第一堆栈键合的剥离层，所述剥离层的材料为单晶硅；图案化所述剥离层形成导电图案层，所述导电图案层包括多个相互隔离的中间导电部；形成覆盖所述导电图案层的第二堆栈；形成穿过所述第二堆栈的多个第二沟道层，每一第二沟道层通过中间导电部电连接至对应的第一沟道层。2.根据权利要求1所述的形成三维存储器的方法，其特征在于，形成与所述第一堆栈键合的剥离层的步骤包括：在第二衬底的表面形成剥离层，键合所述第二衬底与所述第一堆栈，所述第二衬底具有所述剥离层的一面接触所述第一堆栈；将所述剥离层与所述第二衬底分离。3.根据权利要求2所述的形成三维存储器的方法，其特征在于，采用等离子体注入工艺在所述第二衬底的表面形成剥离层。4.根据权利要求3所述的形成三维存储器的方法，其特征在于，所述等离子体为氢等离子体。5.根据权利要求1所述的形成三维存储器的方法，其特征在于，图案化所述剥离层形成...

【专利技术属性】
技术研发人员：肖莉红，胡斌，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42