半导体器件制造技术

提供了一种半导体器件，其包括：衬底，其包括构造为在彼此垂直的第一方向和第二方向上延伸的顶表面；栅极堆叠结构，其设置在衬底上，在第一方向上彼此间隔开，并构造为在第二方向上延伸；第一区域，栅极堆叠结构的顶表面的水平在第一区域中是恒定的；第二区域，栅极堆叠结构的顶表面的水平在第二区域中是台阶状的，第二区域被构造为围绕第一区域的至少一部分；以及导电线，其在第二区域中设置于栅极堆叠结构之间并构造为在第二方向上以凹凸不平的形式延伸。

semiconductor device

A semiconductor device is provided, which includes: a substrate, comprising a top surface constructed to extend in the first and second directions perpendicular to each other; a gate stacking structure, which is arranged on the substrate, separated from each other in the first direction, and constructed to extend in the second direction; and a first region, where the level of the top surface of the gate stacking structure is constant in the first region; In the second region, the level of the top surface of the grid stacking structure is stepped in the second region, the second region is constructed around at least one part of the first region, and the conductive wire is arranged between the grid stacking structures in the second region and is constructed to extend in a concave and convex manner in the second direction.

【技术实现步骤摘要】
半导体器件
本公开涉及半导体器件，更具体地，涉及垂直型半导体存储器件。
技术介绍
为了实现优异的性能和降低的经济成本，需要增加半导体器件的集成度。尤其，半导体存储器件的集成度是决定产品价格的重要因素。根据相关技术的二维半导体存储器件的集成度主要由单位存储单元的面积决定，因而极大地受到用于形成精细图案的技术水平影响。然而，昂贵的设备被用于形成精细图案，并且芯片管芯的面积是有限的。因此，二维半导体存储器件的集成度在增加但仍受到限制。因此，越来越多地需要具有三维(3D)结构的垂直型半导体存储器件。
技术实现思路
本公开提供了具有提高的可靠性和提高的制造经济可行性的垂直型半导体存储器件。根据某些实施方式，本公开涉及一种半导体器件，其包括：衬底，其包括在彼此垂直的第一方向和第二方向上延伸的顶表面；栅极堆叠结构，其设置在衬底上，在第一方向上彼此间隔开，并在第二方向上延伸；第一区域，栅极堆叠结构的顶表面的水平在第一区域中是恒定的；第二区域，栅极堆叠结构的顶表面的水平在第二区域中是台阶状的，第二区域围绕第一区域的至少一部分；以及导电线，其在第二区域中设置在栅极堆叠结构之间并包括沿第一方向延伸的第一线形区本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：衬底，其包括在彼此垂直的第一方向和第二方向上延伸的顶表面；栅极堆叠结构，其设置在所述衬底上，在所述第一方向上彼此间隔开，并且在所述第二方向上延伸；第一区域，所述栅极堆叠结构的顶表面的水平在所述第一区域中是恒定的；第二区域，所述栅极堆叠结构的顶表面的水平在所述第二区域中是台阶状的，所述第二区域围绕所述第一区域的至少一部分；以及导电线，其在所述第二区域中设置在所述栅极堆叠结构之间并且包括沿所述第一方向延伸的第一线形区段和沿所述第二方向延伸的第二线形区段。

【技术特征摘要】
2017.10.16 KR 10-2017-01342461.一种半导体器件，包括：衬底，其包括在彼此垂直的第一方向和第二方向上延伸的顶表面；栅极堆叠结构，其设置在所述衬底上，在所述第一方向上彼此间隔开，并且在所述第二方向上延伸；第一区域，所述栅极堆叠结构的顶表面的水平在所述第一区域中是恒定的；第二区域，所述栅极堆叠结构的顶表面的水平在所述第二区域中是台阶状的，所述第二区域围绕所述第一区域的至少一部分；以及导电线，其在所述第二区域中设置在所述栅极堆叠结构之间并且包括沿所述第一方向延伸的第一线形区段和沿所述第二方向延伸的第二线形区段。2.根据权利要求1所述的半导体器件，其中所述第一线形区段沿所述第一方向上的第一直线延伸，所述第二线形区段沿所述第二方向上的第二直线延伸，以及其中所述第一线形区段和所述第二线形区段交替地彼此连接，因而具有矩形的凸出部和凹入部。3.根据权利要求2所述的半导体器件，其中连接所述第二直线的虚拟直线在所述第一方向上彼此间隔开相同的距离。4.根据权利要求2所述的半导体器件，其中所述栅极堆叠结构的每个包括垂直于所述衬底的所述顶表面堆叠的栅电极层，以及其中，在所述第二区域中，所述栅电极层在所述导电线中的一个导电线的三个或更多个表面处面对所述一个导电线。5.根据权利要求1所述的半导体器件，其中所述导电线一体地形成在所述栅极堆叠结构之间。6.根据权利要求1所述的半导体器件，其中，在所述第二区域中，接触插塞在所述第二方向上沿直线设置于所述栅极堆叠结构上，并且所述接触插塞的底表面的水平依次更靠近所述衬底。7.根据权利要求6所述的半导体器件，其中，在所述第一方向上，所述导电线横跨在所述第二方向上沿所述直线设置的所述接触插塞中的至少一个接触插塞。8.根据权利要求1所述的半导体器件，其中，在所述第一区域中，所述导电线设置在所述栅极堆叠结构之间并且在所述第二方向上以直线延伸。9.根据权利要求8所述的半导体器件，其中，在所述第一区域中，所述栅极堆叠结构具有在所述第二方向上以直线延伸的侧面，以及其中，在所述第二区域中，所述栅极堆叠结构具有在所述第二方向上以凹凸不平的形式延伸的侧面。10.根据权利要求1所述的半导体器件，其中所述导电线是公共源极线。11.一种半导体器件，包括：衬底，其包括单元阵列区域和围绕所述单元阵列区域的接触连接区域；栅极堆叠结构，其在平行于所述衬底的顶表面的第一方向上彼此间隔...

【专利技术属性】
技术研发人员：李英硕，李太熙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR