本揭露提供一种基于氧化钨存储元件的存储装置及其制造方法。存储装置包括一插塞，插塞从基板的顶表面向上延伸穿过一介电层；一底电极，底电极的外表面具有钨，底电极从插塞的顶表面向上延伸；一绝缘材料，绝缘材料环绕底电极并且与底电极的外表面的钨接触...

本发明公开了一种存储器装置及其操作方法，存储器装置包括：一控制器；一存储器阵列，耦接于该控制器；一再编程需求缓存器，耦接于该控制器；以及一再编程电路，耦接于该控制器与该存储器阵列。根据该再编程需求缓存器的一值，该控制器决定是否命令该再编...

一种系统、方法及包含计算机可读式媒体的装置，用以管理于一存储器中的一超级区块的数据配置。于一方面，存储器具有一平面，平面包含至少两个物理区块，控制电路被设置用以判断一或多个待写入存储器的数据特征；基于被判断的一或多个数据特征及平面的此些...

本发明提供用于存储器的超级区块的区块配置管理的系统、方法及装置包括计算器可读媒体。存储器例如NAND闪存。一方面，一存储器控制器用以管理一存储器中的超级区块的区块配置，包括控制电路耦接至存储器。存储器具有至少两个平面的物理区块。控制电路...

一种存储器元件及其操作方法，存储器元件包括一外围电路部分及位于外围电路上的一阵列部分。阵列部分包括一底导电层；位于底导电层上的一隔离层；位于隔离层上的一半导体基材；位于半导体基材上的一多层叠层结构；位于一第一贯穿开口的侧壁上的一通道层；...

本发明公开了一种存储器元件及其制作方法，包括半导体基材、底部绝缘层、第一导电层、多个第二导电层、接触插塞、通道层以及存储层。底部绝缘层位于半导体基材上。第一导电层是一选择性外延生长层，位于底部绝缘层之上。多个绝缘层位于底部绝缘层之上。多...

一种存储元件，包括：基底、堆叠层、通道结构、电荷储存结构、氮化硅层以及缓冲氧化物层。堆叠层配置于基底上。堆叠层包括相互堆叠的多个介电层与多个导体层。通道结构贯穿堆叠层。电荷储存结构环绕通道结构的侧壁。氮化硅层环绕导体层。缓冲氧化物层配置...

一种半导体结构包括多个次阵列结构，通过多个隔离结构彼此分离。此种半导体结构还包括多个存储单元构成的一三维阵列。该些存储单元包括多个存储单元群，分别设置在次阵列结构中。此种半导体结构还包括多个导电结构。导电结构的每一个包括沿着隔离结构的一...

本发明公开了一种类神经计算装置，包括多条列线、多条行线以及多个突触单元。这些突触单元分别位于列线与行线的交叉处。这些突触单元包括第一突触单元以及第二突触单元。第一突触单元包括第一阻值可调元件以及与第一阻值可调元件串接的第一晶体管。第一晶...

一种用于三维存储器元件的半导体结构及其制造方法。所述半导体结构包括基底、堆叠结构以及外延层。所述堆叠结构配置于所述基底上且具有贯穿所述堆叠结构并延伸至所述基底中的多个开孔。所述堆叠结构包括交替堆叠的多个绝缘层与多个栅极层。所述多个开孔的...

一种存储器装置，包含多个存储单元串联排列在半导体本体中。第一虚置存储单元与第二虚置存储单元串联排列在该多个存储单元的第一端处的第一串行选择开关与第一边缘存储单元之间。第一虚置存储单元邻近第一边缘存储单元，且第二虚置存储单元邻近第一串行选...

一种接触开口结构，包括：基材、层间介电层、导电层以及绝缘覆盖层。层间介电层位于基材之上，且具有第一开口。导电层位于层间介电层中。绝缘覆盖层具有位于第一开口的第一侧壁上的间隙壁，其中间隙壁与导电层接触，并在第一开口中定义出一个第二开口，藉...

本发明公开了一种三维叠层半导体结构，包括：一基板，具有一阵列区域和一周边区域；多个图案化多层叠层形成于基板上方和位于阵列区域内，该些图案化多层叠层彼此相距，且多个通道孔形成于相邻设置的图案化多层叠层之间；一电荷俘获层形成于图案化多层叠层...

本发明公开了一种无焊垫的外扇晶粒叠层结构，包括位于基材上的第一晶粒；第一介电层，共形地覆盖于第一晶粒上；第一线路重布层，位于第一介电层上；第一插塞，电性连接第一晶粒和第一线路重布层；第一覆盖层，共形地覆盖于第一线路重布层上；第二晶粒，贴...

一种形成对准掩模的方法包括：在基底上刻蚀参考标记，以区分刻蚀区的边界；使用曝光设定值在基底上形成刻蚀掩模，所述刻蚀掩模具有边界；以及测量参考标记与所述边界之间的距离。当所测量的距离超过目标距离的容限时，则自基底移除刻蚀掩模，改变曝光设定...

提供一种存储器装置的操作方法。该存储器装置的一存储器阵列包括多条字线与多条位线。该存储器装置的操作方法包括：施加一写入电压到这些字线的至少一被选字线；以及于该写入电压的一高电平时期内，根据这些位线中的被写入数据0的多条被选位线在这些字线...

一种类神经计算系统，包括突触单元阵列、切换电路、感测电路以及处理电路。突触单元阵列包括多条列线、多条行线以及多个突触单元。突触单元位于列线与行线的交叉处。切换电路耦接突触单元阵列，用以将行线电性连接至第一终端或第二终端。感测电路耦接突触...

一种用于三维存储器的擦除验证方法以及一种存储器系统。三维存储器包括至少一存储单元串，以及至少一存储单元串包括多个存储单元。存储单元包括一第一组存储单元以及一第二组存储单元。各存储单元耦接于一字线。擦除验证方法包括以下步骤。对第一组存储单...

本发明公开了一种存储器元件及其制造方法，该存储器元件包括用于执行积项和操作的一立体存储单元阵列，立体存储单元阵列中的多个存储单元设置在多条垂直线与多条水平线的交叉点上，这些存储单元具有多个可写入电导。一栅极驱动器，耦接至多条栅极线，用来...

本发明公开了一种物理不可克隆函数编码(PUF‑ID)的产生方法，包括：提供一PUF阵列，包括多个可编程电阻式存储器；对PUF阵列的所有可编程电阻式存储器进行一形成程序和一编程程序；进行一估算程序以估算PUF阵列的混乱度，其通过将一基础单...