一种存储装置，包含基板上的绝缘层上方的多个位线叠层与多个垂直栅极结构，位线叠层与多个绝缘条带交错，垂直栅极结构设置于位线叠层之间。垂直通道结构与存储器元件设置于垂直栅极结构的外表面与位线叠层中的绝缘条带的侧壁之间。垂直通道结构提供介于位...

本发明提供一种用于三维存储器元件的半导体结构及其制造方法。在制造方法中，使用清洁等离子体来清除因狭缝刻蚀而在衬底浅层中形成的杂质掺杂区，再形成导电插塞于狭缝中，以减少导电插塞和衬底间的接触电阻。所形成的导电插塞底部具有缩小的颈部结构和再...

本发明公开了一种立体存储器元件，包含一衬底、多个导电层、多个绝缘层、一存储器层叠结构、一绝缘部、一第二孔洞以及一介电填充柱。这些导电层以及绝缘层彼此交错堆叠位于衬底上以形成一多层堆叠结构。多层堆叠结构具有多个第一孔洞沿第一方向排列，每一...

本发明公开了一种静电放电保护元件，包括以下构件：第一PNP型双极结晶体管包括P型区、第一N型阱区、第二N型阱区、第一P型掺杂区、第一N型掺杂区、第二P型掺杂区与N型区。NPN型双极结晶体管包括第一P型阱区、第三N型阱区、第二N型掺杂区、...

本发明公开了一种集成电路、存储器电路以及用于操作集成电路的方法，在集成电路上的PUF电路中使用物理不可复制功能来产生安全密钥且通过存储在一非易失性存储单元集合中使安全密钥稳定。稳定化安全密钥自所述非易失性存储单元集合移动至闪存，且在存储...

本发明公开了快闪存储器的非易失性计算方法，存储器内乘法与累加电路包括存储阵列，例如或非(NOR)快闪阵列，以储存权重W

本发明提供一种半导体装置、存储器装置以及开关装置，该开关装置具有第一电极、第二电极以及第一电极与第二电极之间的开关层。原位势垒层安置于第一电极与第二电极之间。势垒层包括包含硅及碳的组合物。开关装置可用于存储器装置中。

本发明公开了一种半导体元件，包括具有第一导电型的衬底、两个栅极结构、具有第二导电型的内掺杂区、具有第二导电型的两个外掺杂区以及具有第二导电型的两个浅掺杂区。两个栅极结构配置在衬底上。内掺杂区位于衬底中。内掺杂区夹在两个栅极结构之间。两个...

本发明公开了一种字线结构，包括：衬底、堆叠结构以及金属硅化物结构。堆叠结构配置在衬底上。金属硅化物结构配置在堆叠结构上。金属硅化物结构包括第一金属元素、第二金属元素以及硅元素。第一金属元素与第二金属元素不同，且第一金属元素的浓度与第二金...

本发明公开了一种存储器装置与其编程方法，该存储器装置(memory device)包括存储单元阵列(memory cell array)和存储器控制器(memory controller)。存储单元阵列包括多个存储区块(memory b...

本发明公开了一种非易失性存储器及其编程方法。编程方法包括：设定多条字线的其中之一为编程字线，设定字线中非编程字线为多个未选中字线；在编程时间区间中的第一子时间区间中，使编程字线上的电压由参考电压被提升至第一编程电压；在编程时间区间中的第...

本发明公开了一种存储器装置及其操作方法，该存储器装置，包括复合记忆单元的阵列。此些复合记忆单元的至少一个包含第一类型的第一存储单元、第二类型的第二存储单元、第一单元间数据路径连接第一存储单元至第二存储单元、及第一数据路径控制开关。第一数...

本发明公开了一种存储器元件及其制作方法，该存储器元件可以配置来作为立体NAND快闪存储器，包括多个导电条带堆叠结构。这些导电条带堆叠结构包括配置来作为字线的多个中间阶层导电条带，以及配置来作为串列选择线的上方阶层导电条带；多个第一图案化...

本发明为一种存储器装置，包含：I个存储器区块、多个晶体管单元、I条全局电源线以及I个第一区域驱动模块。各个存储器区块包含：M条栅极控制线以及排列为M列的多个晶体管单元。其中，位于第m列的所述晶体管单元的栅极电连接于第m条栅极控制线。I条...

一种电阻式存储器累进电阻特性的控制方法，包括：对一电阻式存储器元件施加一第一写入脉冲集合，以获取一参考累进电阻分布；根据参考累进电阻分布对电阻式存储器元件施加第二写入脉冲集合，使电阻式存储器元件具有一预设累进电阻分布。

本发明公开了一种立体存储器元件及其制作方法，该立体存储器元件包含一基材、多个导电层、多个绝缘层、一储存层、一绝缘隔墙、一第一通道部、一第二通道部以及一第一导电插塞。这些导电层以及绝缘层彼此交错叠层位于基材上以形成一多层叠层结构。储存层穿...

一种非易失性存储器以及其操作方法。操作方法包括：选定编程字线，编程字线具有多个分段，其中上述分段分别对应多条位线；提供编程电压至编程字线的电压接收端，并使编程电压依序传送至上述分段；在多个启动时间点分别提供多个位线电压至位线，并在设定时...

本发明公开了一种具有安全功能的存储器芯片及存储器装置，存储器芯片包括一第一存储器控制器、一第一数据存储区域、一安全单元以及一地址配置单元。第一数据存储区域由一第一实体地址范围表示。安全单元耦接至第一存储器控制器。地址配置单元耦接至该第一...

一种三维堆叠半导体装置，包括多个图案化多层堆叠形成于一基板上方和位于基板的一阵列区域内，其中各图案化多层堆叠包括多个绝缘层和多个导电层交替地设置，且一顶部栅极层形成于此些导电层的上方；一垂直通道结构，位于图案化多层堆叠之间，且垂直通道结...

本发明公开了一种存储器装置，该存储器装置包括叠层结构及通道结构。叠层结构位于基底上。叠层结构包括交错叠层的栅电极与绝缘膜。通道结构电性耦接栅电极，并处于栅电极的侧表面上。通道结构包括第一通道结构及第二通道结构。第二通道结构处于第一通道结...