存储器结构及其制造方法技术

一种存储器结构包括多个存储单元的一3D阵列、设置在3D阵列上的多条第一导线、设置在第一导线上的多条第二导线、设置在第二导线上的一上方金属板、和至少一搭接结构。第二导线和第一导线是在不同的方向上延伸。至少一搭接结构用于第一导线，并对应地设置在3D阵列的至少一虚拟区上。各个搭接结构包括一连接结构和一跳接线。连接结构连接第一导线。跳接线设置在连接结构上并耦接至连接结构，跳接线并且耦接至上方金属板。跳接线和第二导线是在相同的方向上延伸。

Memory structure and manufacturing method

【技术实现步骤摘要】
存储器结构及其制造方法
本专利技术涉及存储器结构及其制造方法，特别涉及包括存储单元的三维(3D)阵列的存储器结构及其制造方法。
技术介绍
半导体装置的导线具有低电阻是有利的。举例来说，在存储器装置中，共享源极线(commonsourceline)的电阻较佳地是越低越好，以避免会导致存储单元的阈值电压变化的额外的IR压降。在包括存储单元的二维(2D)阵列的存储器结构中，这可借由增加各条共享源极线的宽度而轻易地达成。然而，在包括存储单元的3D阵列的存储器结构中，为了达成高密度的阵列，能够提供给各条共享源极线的空间是受限的。因此，在这样的存储器结构中，难以借由简单地调整几何尺寸来提供低电阻的导线。
技术实现思路
在本专利技术中，提供一种IR压降减少的存储器结构及其制造方法。根据一些实施例，此种存储器结构包括多个存储单元的一3D阵列、多条第一导线、多条第二导线、一上方金属板、和至少一搭接结构(strappingstructure)。3D阵列包括设置在其中的至少一虚拟区。第一导线设置在3D阵列上。第二导线设置在第一导线上。第二本文档来自技高网...

【技术保护点】
1.一种存储器结构，包括：/n多个存储单元的一3D阵列，该3D阵列包括设置在其中的至少一虚拟区；/n多条第一导线，设置在该3D阵列上；/n多条第二导线，设置在所述第一导线上，其中所述第二导线和所述第一导线是在不同的方向上延伸；/n一上方金属板，设置在所述第二导线上；以及/n至少一搭接结构，用于所述第一导线，并对应地设置在该3D阵列的该至少一虚拟区上，该至少一搭接结构的每一个包括：/n一连接结构，设置在该虚拟区上；及/n一跳接线，设置在该连接结构上并耦接至该连接结构，该跳接线耦接至该上方金属板，其中该跳接线和所述第二导线是在相同的方向上延伸。/n

【技术特征摘要】
1.一种存储器结构，包括：
多个存储单元的一3D阵列，该3D阵列包括设置在其中的至少一虚拟区；
多条第一导线，设置在该3D阵列上；
多条第二导线，设置在所述第一导线上，其中所述第二导线和所述第一导线是在不同的方向上延伸；
一上方金属板，设置在所述第二导线上；以及
至少一搭接结构，用于所述第一导线，并对应地设置在该3D阵列的该至少一虚拟区上，该至少一搭接结构的每一个包括：
一连接结构，设置在该虚拟区上；及
一跳接线，设置在该连接结构上并耦接至该连接结构，该跳接线耦接至该上方金属板，其中该跳接线和所述第二导线是在相同的方向上延伸。


2.如权利要求1所述的存储器结构，其中该至少一搭接结构的每一个的该连接结构连接所述第一导线。


3.如权利要求2所述的存储器结构，其中该至少一搭接结构的每一个还包括：
多个第一跳接导孔，将该连接结构耦接至该跳接线；以及
多个第二跳接导孔，将该跳接线耦接至该上方金属板。


4.如权利要求2所述的存储器结构，还包括：
多条第三导线，设置在所述第二导线上，其中该上方金属板是设置在所述第三导线上，且其中所述第三导线和所述第二导线是在不同的方向上延伸；且
其中该至少一搭接结构的每一个还包括：
多个第一跳接导孔，将该连接结构耦接至该跳接线；
多个第二跳接导孔，将该跳接线耦接至所述第三导线的多个部分；以及
多个第三跳接导孔，将所述第三导线的所述部分耦接至该上方金属板。


5.如权利要求1所述的存储器结构，其中该上方金属板的一片电阻Rtm和所述第一导线的一片电阻Rfc满足等式：
Rtm≤0.01×Rfc。


6.如权利要求1所述的存储器结构，其中该至少一搭接结构的每一个的该连...

【专利技术属性】
技术研发人员：胡志玮，叶腾豪，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71