旺宏电子股份有限公司专利技术

旺宏电子股份有限公司共有3210项专利

  • 一种在半导体元件中形成多晶硅层的制造方法,其特征在于其包括:    提供一基底;    在该基底上形成一氧化层;    在该氧化层上沉积一第一硅层,其中该第一硅层包括微晶多晶硅;    在第一硅层上沉积一非晶硅层;以及    回火该非晶...
  • 本发明是一种形成具有自行对准接触窗的记忆元件的方法和所形成装置,此方法包括提出一基底,在基底上依序形成一浮置闸介电层、一浮置多晶硅闸层、一氮化硅层与一光阻层。并以光阻层作为蚀刻罩幕,蚀刻氮化硅层与浮置多晶硅闸层。在暴露区表面上形成一氧化...
  • 一种应用于微影制程的结构,其特征在于其包括:    一基底,该基底上已形成有至少一膜层;    一光线阻隔层,配置于该基底上,并覆盖该些膜层;    一抗反射层,配置于该光线阻隔层上;以及    一光阻层,配置于该抗反射层上。
  • 一种非挥发性内存元件的制造方法,其特征在于其包括以下步骤:    在一基底上依序形成一穿隧材料层、一电荷捕捉材料层、一阻障材料层、一闸极导电层以及一抗反射层;    在该抗反射层上形成一图案化的光阻层;    以该光阻层为蚀刻罩幕图案化...
  • 本发明提供一种改善半导体组件不同图案间关键尺寸的一致性的方法及装置,其步骤是:提供一半导体基材,接着形成一层光致抗蚀剂层于该半导体基材之一表面上;提供一个掩模于半导体基材之上方,该掩模至少包含有一大型图案区、一小型图案区及一虚拟图案围绕...
  • 一种电荷储存存储单元的电路及其自我收敛程序化的方法,此电荷储存存储单元例如是氮化物只读存储器或是浮置闸极闪存,其包括配置于基底上的源极与漏极、电荷储存组件与控制栅极。程序化电荷储存单元的方法,包括施加源极电压,此源极电压是具有增加有效启...
  • 本发明是有关于一种半导体组件及半导体存储元件的形成方法。该半导体组件的形成方法,包括提供一半导体基底,并在半导体基底上形成一第一绝缘层,之后,以反应气体在第一绝缘层上形成一浮置闸,其中浮置闸包括具有约50埃至300埃晶粒大小的多晶硅材质...
  • 本发明是关于一种陷入式只读非挥发性记忆体,其使用一反及闸型态的阵列结构,配置仅能程式化一次的只读记忆体。在阵列中的各记忆胞包括闸极端点、第一通道端点(源极/汲极)、第二个通道端点(汲极/源极)以及介于第一通道端点和第二通道端点之间的通道...
  • 一种光感测芯片及半导体芯片堆叠封装结构,包括一导线架、一半导体芯片、一光感测芯片、数条导线、一封胶体及一透明板。半导体芯片的作用面的周边部分具有数个第一焊垫。导线架包含数个引脚与一芯片支撑座,芯片支撑座的一接着面是以避开第一焊垫的方式黏...
  • 一种电子组件堆叠结构,至少包括二电子组件,各电子组件包括一导线架、一芯片、数条导线及一封胶体。芯片具有相对的一作用面与一非作用面,作用面具有一中央部分与一周边部分,周边部分具有数个焊垫。导线架包含数个引脚与一芯片支撑座,各引脚包含一内引...
  • 一种介电层的自行平坦化方法,是先提供形成有第一介电层的一基底,再于第一介电层上形成一第二介电层。之后,进行化学机械研磨工艺,以去除第二介电层并平坦化第一介电层,其中第一介电层对第二介电层的研磨选择比约在20~500之间。因研磨时的第一介...
  • 一种多芯片封装结构,包括数个芯片、一导线架及数个导电材料。芯片的表面具有数个焊垫,芯片通孔系贯穿焊垫,绝缘层系涂布于焊垫以外的芯片通孔的内壁上。芯片系依序黏着堆栈成二芯片组,任意相邻的二芯片的一芯片的芯片通孔系与另一芯片的芯片通孔对应地...
  • 本发明提供一种具有一非挥发性存储器系统,包括p型半导体基底、p型半导体基底上的氧化层、氧化层上的氮化层、氮化层上的增加的氧化层、增加的氧化层上的栅极、p型半导体层中的两N↑[+]连接区,以及个别地形成在N↑[+]连接区中的源极与漏极。在...
  • 本发明是关于一种三维记忆体的平面解码方法与元件,该三维多层记忆体元件,包括多数个记忆体核心胞中的多数层膜层。加上一字元平面,是电性连结到与字元平面交接的记忆体核心胞中多数层膜层的每一第一主动端。还有一汲极平面,是大体上垂直于字元平面且电...
  • 一种具有单侧读取的双侧程序化的方法,此方法提供具有不同储存电荷量的氮化硅只读存储单元,并利用双位间不同的交互作用控制启始电压的操作窗。由于氮化硅只读存储器的启始电压操作窗的增加,并通过左位、右位、电荷量以及其双位的电荷位置的组合,可使氮...
  • 本发明是关于一种记忆胞的操作方法,此方法是先设定记忆胞在第一闸极启始电压的初始状态,然后,再依序进行一步骤。上述的步骤为首先施加一偏压至闸极与第一接合区域之间,以使电洞迁移且停留在电荷陷入层中。接着,估算对偏压反应而产生的读取电流以决定...
  • 一种用以分析晶片制程中的集成电路的缺陷的设备及方法,其以非对称性重新检视法分析半导体晶片的缺陷的设计,可在有限的检视设备及人力下,有效地从众多的报告缺陷中取出具高产率杀伤力的缺陷。在此方法中,首先,检测半导体晶片,借此获得缺陷的位置及大...
  • 是关于一种积体电路装置与其制造及资料和程式储存方法,包括了用来在资料处理的其中一种模式时储存资料的第一记忆体阵列,以及在资料处理的另一种模式时储存资料的第二记忆体阵列。第一和第二记忆体阵列是由非挥发性记忆胞的电荷储存装置所组成,并且大体...
  • 本发明是有关于一种用汲极耦合抑制局部分离浮置闸元件的第二位效应的方法。藉由适当的设计闸极和汲极重叠的区域,以使汲极耦合系数能被控制,进而在进行逆向读取操作时能有效地抑制第二位效应。然而,改良过的逆向读取方法,例如“提升源极电压V↓[s]...
  • 一种具有电荷陷入结构的记忆胞具有多种偏压安排。经过多次降低与提升记忆胞的临界电压后,在电荷陷入层中留下电荷分布。此电荷分布干扰记忆胞所能达到的临界电压。透过周期性执行电荷平衡偏压操作可以平衡电荷分布。另外,在记忆胞的程式化与抹除周期开始...