本发明将Ｉ形及Ｌ形接触结构及其制造方法应用到半导体元件上，且在某些情形下应用到相变型非易失存储元件上。以这些方法制造的Ｉ形及Ｌ形接触结构只占相当小的主动面积，而此可控制接触结构尺寸的方法是应用传统的半导体沉积与蚀刻步骤来达成，故其再现性...

本发明是关于一种集成电路结构及其制造方法与集成电路记忆体元件。该集成电路结构，包括在基底上的底介电层、中间介电层、顶介电层。中间介电层带有底表面和顶表面，包括多种材料。在底表面和顶表面之间的多种材料中的至少两种组成元素其组成元素浓度曲线...

一种以电荷捕获结构引起电致发光的方法与装置。许多实施例关于以一种型态的电荷传输引起电致发光的方法与装置，其中电荷传输以施加正向偏压的ｐ－ｎ结构或反向偏压的ｐ－ｎ结构，提供至电荷捕获结构。

一种硫属化合物随机存取内存的制造方法是先提供已有下电极的基底，再于基底上依序形成硫属化合物层及相对于上述下电极的图案化掩模，再利用图案化掩模，对硫属化合物层进行离子注入制程，使部分硫属化合物层转变成改质区，并确保图案化掩模底下的硫属化合...

本发明是关于一种缩小图案线距的方法，是先在一基底上依序形成一材料层、一硬罩幕层以及一图案化光阻层。接着，以图案化光阻层作为蚀刻罩幕，蚀刻硬罩幕层，此时因为负载效应，因此会在蚀刻区域中残留有部分硬罩幕层，而在蚀刻区域中硬罩幕层的边缘处形成...

本发明是关于一种半导体制程与内层介电层的制造方法，该半导体制程是先对一介电层进行平坦化制程。接着在介电层上形成材料层。之后，在材料层与介电层中形成开口。然后，在后续进行热处理制程时，前述的材料层会变成具有压缩应力的材料层，以防止介电层产...

本发明是有关于一种记忆体单元结构和硫属化合物相变化记忆体的制造方法。特别是，它产生一小剖面区域，这个小剖面区域是相变化记忆体的硫属化合物－电极接触的部分，此一很小的剖面区域影响硫属化合物记忆体所需要的电流／电能。

一种闪存存储元件的制造方法，是先在一基底上形成数条包含穿隧氧化层、以及第一导体层的堆栈结构。然后，在堆栈结构之间的基底内形成数个埋入式掺杂区，再在基底上形成一介电层覆盖堆栈结构。然后，回蚀刻该介电层，续以残留的部分介电层作掩模，去除部分...

一种三明治结构的抗反射层，包括一第一氮化金属层、一第二氮化金属层及一金属层。其中，第二氮化金属层是配置于第一氮化金属层上。而金属层是配置于第一氮化金属层与第二氮化金属层之间。由于三明治结构的抗反射层能有效阻挡显影液的渗入至导体层，阻止直...

本发明是揭露一种制造半导体结构的方法，该方法包括提供一中间结构，该中间结构包括一基板，其上具有一绝缘层且覆盖一栅极结构，沉积一氧化阻障层在该中间结构上，以及将该氧化阻障层暴露于一反应物之中以减少该氧化阻障层中的缺陷。该氧化阻障层的存在有...

一种非挥发性存储单元，包括基底、电荷陷入层、控制栅极、第一导电态的源极、漏极与浅掺杂区以及第二导电态的口袋掺杂区。其中，电荷陷入层在基底上、控制栅极在电荷陷入层上，而在基底、电荷陷入层与控制栅极之间尚各有一介电层。而源极与漏极是分别于电...

一种非挥发性内存，此内存包括基底、介电层、导体层、隔离层、埋入式位线、穿隧介电层、电荷陷入层、阻挡介电层与字符线。其中，介电层配置于基底上，导体层配置于介电层上，而隔离层配置于基底上，且隔离层与导体层以及介电层相邻。另外，埋入式位线配置...

一种电荷泵电路，包括一电荷泵级，其包含耦合至预充电金属氧化物半导体场效应晶体管的子电荷泵电路，其用以降压上述预充电金属氧化物半导体场效应晶体管的栅极，以增加预充电金属氧化物半导体场效应晶体管的预充电效率。而预充电金属氧化物半导体场效应晶...

本发明涉及一种封装件，其包括一引线框、一芯片、数条焊线及一封胶体。引线框具有一芯片座及数个内引脚，芯片座包括一本体部、一第一延伸部及一第二延伸部。本体部具有相对的一第一表面及一第二表面、一第一开口和一第二开口，第一开口及第二开口皆贯穿第...

本发明涉及一种多芯片封装结构，其包括引线框、第一和第二芯片及数条导线。引线框包括具相对的第一黏晶面及第一非黏晶面的第一芯片座、具相对的第二黏晶面及第二非黏晶面的第二芯片座、连接第一及第二芯片座并使第一和第二非黏晶面面对的数个芯片座连接结...

本发明是有关于一种记忆胞的操作方法、非挥发性记忆体及其制造方法。藉由测量记忆胞体区域和记忆胞连接区域之间的电流，一个具有电荷捕获结构的以串连耦合起来的记忆胞被读取。该测量电流受电荷捕获结构的电荷存储态的影响。

一种非易失性存储单元，其由一临界交换薄膜与一存储交换薄膜所构成。其中，存储交换薄膜为一存储单元，而临界交换薄膜为一导向单元。

本发明是关于一种储存单元阵列的操作方法与非易失性记忆体及其制造方法。经由测量选中的储存单元的体区域和选中的储存单元的连接区域之间的电流，读取一个具有串联耦接的电荷捕获结构的储存单元串。电荷捕获结构的电荷储存态会影响所测量的电流。

本发明披露一种上升Ｖ↓［ｓ］通道起始二次电子注入（ＣＨＩＳＥＬ）程序化方法，用来程序化电荷陷入非易失性存储单元。在该程序化方法中，一个正源极电压会施加至电荷陷入非易失性存储单元的源极，一个正漏极电压会施加至电荷陷入非易失性存储单元的漏极...

一种具有可储存多个位的电荷陷入结构的存储单元。一个高临界偏压配置会施加在存储单元的电荷陷入结构的一部分上以储存高临界状态，且一个低临界偏压配置会施加在电荷陷入结构的其它部分上以提高其临界电压来储存低临界状态，但并不超过低临界状态的最高临...