本发明是有关于一种单次可程序化唯读记忆体及其制造方法。该种单次可程序化唯读记忆体，至少包括Ｐ型半导体基底、Ｎ型掺杂区、Ｐ型第一掺杂层、Ｐ型第二掺杂层、导电层、Ｎ型第一掺杂层与反熔丝层。其中，Ｎ型掺杂区设置于Ｐ型半导体基底中。Ｐ型第一掺杂...

本发明披露存储单元连同其阵列及操作方法，上述这些存储单元包含：半导体基板，其具有设置于该基板的表面下且由通道区分离的源极区及漏极区；隧道介电结构，其设置于该通道区上，该隧道介电结构包含具有小空穴穿隧势垒高度的至少一层；电荷储存层，其设置...

本发明是有关于一种记忆体的制造方法，是在形成半导体元件的记忆胞区及周边电路区的制程中，在进行一蚀刻制程以在周边电路区的闸极的侧壁上形成间隙壁之前，先在记忆胞区形成一光阻层。如此一来，可避免记忆胞区在周边电路区形成间隙壁的蚀刻制程中受到破...

一种电荷捕获记忆体元件，其采用场诱发（ｆｉｅｌｄ　　ｉｎｄｕｃｅｄ）的反转层以取代源极和汲极的掺质。电荷捕获记忆体元件包含多个记忆胞，其适用于储存两位元，其中一位元在电荷捕获结构的左侧，而另一位元在电荷捕获结构的右侧。使用负闸极电压ＦＮ...

本发明是关于一种非挥发性记忆体及其制造方法以及操作方法。该非挥发性记忆体的制造方法是先于基底形成堆叠结构，此堆叠结构包括下层的闸介电层与位于闸介电层上方的控制闸极。然后，于堆叠结构的顶部、侧壁与裸露的基底上，分别形成第一介电层、第二介电...

一种用于具有包括多个存储器储存格之虚拟阵列的存储器元件之规划验证方法，其决定泄漏电流是否通过一个或多个邻近存储器储存格至该已规划存储器储存格。若决定泄漏电流是通过一个或多个邻近存储器储存格，则根据第一临限状态验证该已规划存储器储存格。若...

本发明是有关于一种储存元件的形成方法、半导体元件及其形成方法，该形成储存元件的方法包括以下步骤：提供一基板、在基板上提供多个功能部件、并在功能部件上形成富含硅的介电层。可以采用旋涂式玻璃（ｓｐｉｎ－ｏｎ－ｇｌａｓｓ，ＳＯＧ）技术在富含硅...

一种反熔丝一次可编程（ＯＮＥ－ＴＩＭＥ－ＰＲＯＧＲＡＭＭＡＢＬＥ）非易失存储器单元，包含具有两Ｐ－掺杂区的Ｐ阱基板、Ｎ＋掺杂区以及反熔丝，其中Ｎ＋掺杂区位于基板上的两Ｐ－掺杂区之间，以作为位线。反熔丝（ａｎｔｉ－ｆｕｓｅ）设置于Ｎ＋掺杂...

一种浅渠沟隔离结构的制造方法，包括在硅基底上蚀刻出多个渠沟，而渠沟具有一个壁部、一底板部和连接壁部和底板部的一角落部。此浅渠沟隔离结构的制造方法还包括在渠沟内均厚地沉积一介电层。此介电层覆盖至少部分的壁部、底板部和角落部。此浅渠沟隔离结...

一种非挥发性记忆胞，包括：具有第一导电型的一基底，一闸极结构，具有第二导电型的至少二源极／汲极区，以及具有第二导电型的一埋入式通道区。闸极结构配置于基底上，而源极／汲极区配置于闸极结构两旁的基底中。另外，埋入式通道区配置在闸极结构下的基...

本发明披露存储单元连同其阵列及操作方法，上述这些存储单元包含：半导体基板，其具有设置于该基板的表面下且由通道区分离的源极区及漏极区；隧道介电结构，其设置于该通道区上，该隧道介电结构包含具有小空穴穿隧势垒高度的至少一层；电荷储存层，其设置...

本发明是有关于一种非挥发性记忆体及其制造方法以及操作方法。该非挥发性记忆体的制造方法是先于基底形成堆叠结构，此堆叠结构包括下层的闸介电层与位于其上的控制闸极。然后，于堆叠结构的顶部、侧壁与裸露的基底上分别形成第一介电层、第二介电层与第三...

一种非挥发性记忆胞，非挥发性记忆胞包括第一源极／汲极区、第二源极／汲极区、电荷捕捉层与闸极层。其中，第一源极／汲极区配置于一基底的一沟渠顶部侧边，第二源极／汲极区配置于沟渠底部的基底中，而闸极层配置于沟渠中与基底上。另外，电荷捕捉层配置...

一种记忆体元件，是由一基底、隔离结构、字元线、埋入式位元线、间隙壁、导体块与闸氧化层所构成。其中，隔离结构沿一第一方向设置于基底上，字元线则沿一第二方向横跨于隔离结构上。再者，有数个间隙壁位于字元线的侧壁，而导体块则位于基底与字元线及间...

一种ＮＯＲ型快闪记忆体，是由基底、控制闸极、掺杂区、隔离层、隔离结构、浮置闸极、穿隧介电层与闸间介电层所构成。其中，控制闸极以第一方向排列于基底上、掺杂区则以第二方向排列于基底内。隔离层是位于控制闸极与掺杂区之间，隔离结构则在掺杂区及与...

一种空气隧道浮栅存储单元，包括将空气隧道限定在衬底上，将第一多晶硅层（浮栅）限定在空气隧道上，将氧化物层沉积在第一多晶硅层上，使得氧化物层覆盖第一多晶硅层，并且限定空气隧道的侧壁，将第二多晶硅层作为字线限定在氧化物层上。本发明也公开了一...

一种抗反射涂层，形成在一底层与一光阻层之间，其特征在于抗反射涂层的折射值ｎ值是一固定值且消光系数ｋ值呈梯度向底层增加。因此，只要控制ｋ值就可以在不同的底层上得到趋近于零的基底反射率。

一种非挥发性记忆体，含有多个记忆胞，各记忆胞具有一闸极结构、一对储存单元及二辅助闸极。其中，闸极结构设置于基底上。而储存单元设置于闸极结构两侧的侧壁上。另外，辅助闸极设置于闸极结构两侧，与闸极结构侧壁上的储存单元相邻接。每一辅助闸极由相...

一种字线驱动单元连接至少一条字线，包含至少一个扩散区域以及形成在该至少一个扩散区域的至少一个字线驱动半导体切换元件。该至少一个字线驱动半导体切换元件有着一沟道宽度以垂直于该至少一条字线的纵轴的方式排列。

一种半导体存储元件结构包含沿着邻近于伪单元区域的存储单元区域边缘形成的隔离区域，以隔离该存储单元区域受到由该伪单元区域所产生的漏电流影响。