一种堆叠及对位多个集成电路的方法及系统。该方法包含提供一具有至少一漏斗形插槽的第一集成电路，提供一第二集成电路，将第二集成电路至少一突出部与该至少一漏斗形插槽进行对位，以及将该第一集成电路与该第二集成电路进行结合。该系统包含具有至少一漏...

一种设计双图样掩模集合的方法包括：将芯片划分为包括栅格单元的栅格；以及布置芯片的金属层。基本上，在每个栅格单元中，金属层的所有左边界图样都分配有第一标识符和第二标识符中的第一个，以及金属层的所有右边界图样都分配有第一标识符和第二标识符中...

针对芯片布局设计双图案掩模组的方法包括设计标准单元。在每个标准单元中，所有的左边界图案都分配有第一标记和第二标记中的一个，而所有右边界图案都分配有第一标记和第二标记中的另一个。该方法还包括：在芯片布局的行中放置标准单元。从行中的一个标准...

公开了半导体晶片载体以及用于保护半导体晶片的方法。优选实施例包括具有中心区域和外围区域的载体。优选地，外围区域具有大于中心区域的厚度，以在载体中形成腔。优选将粘合剂放置在腔中，并将半导体晶片放置在粘合剂上。通过凸出的外围区域以及至少部分...

本发明公开了与处理变化无关的ＶＤＤ独立振荡器，包括：正电源节点，用于提供正电源电压；以及恒定电流源，提供第一恒定电流并耦合至正电源节点。第一恒定电流与正电源节点无关。该振荡器还包括：充电电流源，被配置为提供第二恒定电流以给电容器充电，其...

本发明公开了用于可变布局收缩的系统方法，其中的用于集成电路设计的方法包括：提供集成电路的布局；确定集成电路的关键参数；确定关键参数的目标值；以及使用第一收缩百分比执行布局的第一收缩，以生成收缩布局。通过从收缩布局生成关键参数的值来估计收...

本发明公开了用于ＦｉｎＦＥＴ的ＥＳＤ保护。一个实施例是半导体器件，包括：接收器电路，包括鳍状场效应晶体管（ＦｉｎＦＥＴ）；收发器电路，包括ＦｉｎＦＥＴ；以及传输总线，电连接接收器电路和收发器电路，其中，接收器电路和收发器电路均进一步包括...

提供了用于改进的硅通孔隔离结构的系统和方法。一个实施例包括具有在其上形成的电路的衬底的半导体器件。在衬底上方形成一个或多个介电层，并且将开口蚀刻进该结构中，开口从一个或多个介电层的表面开始延伸穿过一个或多个介电层进入衬底；开口具有侧壁。...

本发明揭示实现晶片允收测试（ＷＡＴ）先进工艺控制（ＡＰＣ）的系统与方法。在一实施方式中，本发明所揭示的方法包括：在处理中的多个晶片批次上执行一金属层间（ＩＭ）ＷＡＴ；使用一批次取样程序自所述多个晶片批次中选出一晶片批次子集合；通过该晶片...

本发明是有关于一种抑制负偏压高温不稳定性的动态基体偏压系统及方法，该系统包括：一Ｐ通道金属氧化物半导体晶体管，具有一源极连接至一电源；以及一电压控制电路，配置以输出一第一电压位准与一第二电压位准，第一电压位准与第二电压位准相异，且第一电...

本发明提供一种半导体元件及其制法，该半导体元件包括：一具有一第一区域与一第二区域的半导体基材；多个具有多个金属栅极的晶体管，形成于第一区域；以及至少一电容，形成于第二区域。电容包括：一具有至少一停止结构的上电极，其中停止结构与上电极为不...

本发明提供一种半导体元件及其制造方法，该半导体元件包括半导体基底具有第一区和第二区，晶体管形成于第一区内且具有金属栅极，隔绝结构形成第二区内，至少一结元件邻近第二区的隔绝结构设置，以及阻挡结构形成于第二区的隔绝结构之上。本发明可以有效地...

本发明公开了用于将使用光学微缩技术节点提供的设计电路和／或ＩＣ芯片的系统、方法和计算机可读介质。在第一技术节点中提供最初的设计数据，并且在所述设计流程的一个或多个ＥＤＡ工具中通过使用嵌入的比例因子，可在光学微缩技术节点中为所述电路生成设...

一种半导体制造、处理及界面系统、容器、承载器及吸附装置。在一界面系统的实施例中，一封装室以及至少一闸门覆盖该封装室的开口。一机械系统置于该封装室中，包含至少一支架用以支撑及传送至少一基板。至少一第一管路耦接该封装室，注入气体于该封装室中...

本发明提供一种集成电路结构，包括位于一半导体衬底上方的一内连线结构以及一同轴传输线。上述同轴传输线包括一信号线；一顶薄板，位于上述同轴传输线上方，且与上述同轴传输线电性绝缘；一底薄板，位于上述同轴传输线下方，且与上述同轴传输线电性绝缘。...

本发明是有关一种集成电路结构及其形成方法。该集成电路结构，包含一电容，该电容包含：一多晶硅所形成的第一电容板，包含一回应于一声波而振动的部分；及一第二电容板，围绕该第一电容板，且为固定并包含面向该第一电容板的倾斜边缘。该形成集成结构的方...

一种高电压肖特基二极管，包括形成在半导体衬底上并具有第一宽度的深Ｐ阱。掺杂Ｐ阱设置在所述深Ｐ阱上方，并具有小于所述深Ｐ阱宽度的第二宽度。Ｎ型保护环围绕所述第二掺杂阱的上表面形成。肖特基金属设置在所述第二掺杂阱和Ｎ型保护环的上表面。

本发明公开了一种仅有顶部沟道的鳍式场效晶体管（以下简称为ｆｉｎＦＥＴ）器件。此处所述的方法和器件提供了与ｆｉｎＦＥＴ工艺流程兼容的本位（ｎａｔｉｖｅ）器件。在用于形成器件的沟道区的鳍的顶部形成栅极。在一个实施例中，仅在沟道的一侧（比如，...

本发明公开一种制造半导体器件的方法，其中包括：提供第一器件、第二器件和第三器件；提供在第一器件和第二器件之间的第一涂层材料，所述第一涂层材料未经固化处理；提供在第二器件和第三器件之间的第二涂层材料；以及所述第二涂层材料未经固化处理；此后...

本发明提供了一种具有降低的信号相位失真的电压电平转换器。该电压电平转换器包括电平变换电路及其后的单位间隔恢复电路。该电平变换电路接收互补输入信号并转换为具有不同电压电平的信号。该单位间隔恢复电路响应来自电平变换电路的输出互补信号并生成一...