光学微缩技术节点中的集成电路设计制造技术

本发明专利技术公开了用于将使用光学微缩技术节点提供的设计电路和／或ＩＣ芯片的系统、方法和计算机可读介质。在第一技术节点中提供最初的设计数据，并且在所述设计流程的一个或多个ＥＤＡ工具中通过使用嵌入的比例因子，可在光学微缩技术节点中为所述电路生成设计。在其中可提供嵌入的比例因子的ＥＤＡ工具的实例是仿真模型和包括ＬＰＥ平台的提取工具和ＲＣ提取技术文件。

【技术实现步骤摘要】

本专利技术涉及半导体技术，具体地说，涉及光学微缩技术节点中的集成电路 设计。
技术介绍
半导体制造服务机构(例如，代工厂)提供标准技术节点的光学(或者光 刻)微缩工艺，所谓的"半节点"工艺。光学微缩技术节点("半节点")工艺可包括具有在国际半导体技术路线图(International Technology Roadmap for Semiconductors)上的技术节点之间尺寸的工艺。典型光学微缩工艺的例子包 括40, 55， 80，和110纳米节点工艺，然而任何光学缩放比例因子也可以的。 这些典型的光学微缩工艺分别是45， 65, 90，和130纳米标准技术节点工艺 的光学微缩。光学微缩工艺包括在没有重新设计电路的情况下，为了适合更小 的面积而减小电路或芯片尺寸的任何工艺。因此，光学微缩工艺的供应允许设 计者改善集成电路的性能和减小集成电路的尺寸。还可以通过，例如，增加每 个晶圓可利用的管芯的数量来降低成本。由于不需要在新节点中设计，光学微 缩工艺的使用还能允许快速实现那些使用由标准(非光学微缩)节点提供的设 计(例如，绘制)的益处。换言之，在标准节点中为集成电路(IC)所做的设 计可用于在更小(微缩)技术节点(例如，半节点)中制造IC。然而，为了确保将使用光学微缩技术节点制造的电路的适当的可制造性和 性能，集成电路的设计者需要进行各种动作。因此，设计者渴望为减少操作而 提供的设计工艺和系统以在光学微缩工艺中提供电路。
技术实现思路
在一个实施例中，本专利技术提供了一种设计电路的方法。该方法包括提供与 ^殳计相关的第一组设计数据。第一组设计数据在第一技术节点中。使用包括嵌入的比例因子的模型仿真该设计。从仿真的^:计中生成布图。布图可在第一技 术节点尺寸中。用布图生成第二组设计数据。第二组数据在第二4支术节点中。 第二技术节点是第一技术节点的光学微缩。在实施例中，第二组数据包括将在光掩膜上形成的图案。本专利技术还提供了 一种包括提供设计布图的设计电路的方法。布图在第 一技术节点中。使用具有嵌入的比例因子的布图参数提取(LPE)工具从第一技术节点中的布图中提取参数。所提取的参数与第二技术节点中的布图相关。本专利技术还提供了设计电路的方法的另一实施例。提供设计的布图。布图在 第一节点中。使用具有嵌入的比例因子的技术文件从布图中提取参数。所提取的参数与第二技术节点中的布图相关。在实施例中，该提取使用RC提取技术文件。在实施例中，第二技术节点是第一技术节点的光学微缩。除了上面所论述的方法以外，还提供了包括嵌入的比例因子的、包括系统 和计算机可读介质的相似的实施例，例如在仿真模式中，提取技术文件和/或LPE (例如，LPE平台)。 附图说明当结合相应附图阅读下面的详细描述时，得以最好的理解本专利技术的各方 面。应注意到，根据本行业中的标准操作，附图中的各种特征不是按比例绘制 的。实际上，为了论述清楚，图示特征的尺寸是可任意增加或者减小的。图1是示出了电路的设计流程的一个实施例的流程图。图2是示出了在电路设计工艺中使用的工具的实施例的表格。图3是示出了用于电路设计系统的实施例的框图。图4是示出了芯片(衬底上的集成电^0的设计流程的实施例的流程图。 图5是示出了在光学微缩技术节点中准备设计数据的实施例的示意图。 图6是示出了光学微缩技术节点中电路的透明设计流程的实施例的流程图。图7示出了在光学微缩技术节点中芯片的透明设计流程的实施例的流程图。图8示出了包括嵌入比例因子的技术文件的实施例。图9示出了用于包括DFM的透明设计流程的系统的实施例的框图。 图10示出了用于透明设计流程的系统实施例的框图。图11示出了用于植入设计流程的计算机系统的实施例的框图。 具体实施例方式应当理解，为了实现本专利技术的不同功能部件，下面的公开提供了很多不同 的实施例，或者例子。下面描述组件和布置的具体例子以简化本专利技术。当然， 这些仅仅是例子而不意图限定本专利技术。另外，本专利技术在各种实例中可重复附图 标记和/或字母。该重复是为了简化和清楚的目的且其自身并不表示所论述的 各种实施例和/或结构之间的关系。应当理解，为了清楚，并且没有按比例地 提供所提供的附图和某些元件。另外，提供具体实施例，或者例子来更好的描 述更一般的专利技术构思。很多工艺是本领域技术人员已知的，且仅描述其一般细 节。此外，这里所描述的方法学仅仅是示例性的，且其可包括除了这里所描述 的以外的附加的、少数的、和/或不同的工具和/或步骤。可在一个或多个设计工具(电子设计分析或者EDA工具)或者计算机可读介质装置中提供所描述 的方法学并且由包括，例如，无工厂的IC设计公司中的IC设计者、半导体代 工厂中的电路设计者和/或其他可能的用户所使用。使用本领域技术人员已知 的术语(例如，Liberty, APICE， Verilog， Hercules等)提供这里所描述的EDA 工具(以及它们的输入/输出)；本领域4支术人员还会认识到由例如，其他卖主 提供的所述工具的其它实施例。EDA工具包括用于实施(布局和布线)或者 验收(流片之前的最后许可)的SPICE才莫拟、LPE、 RC提取、电迁移和电阻 压降(IR-drop)分析工具、功率分析工具、时序分析工具、噪声分析工具和/ 或其它与设计的电或者物理属性相关的工具等在集成电路设计工艺的不同阶 段中所使用的工具(例如，模拟工具)。另外，正如这里所描述的，可以以各 种形式和格式提出设计数据(例如，与设计相关的数据)，例如，网表、原理 图、布图文件、掩膜数据(例如，用于形成光掩膜的图案)和/或描述电路或 芯片或其一部分的其它数据的表征。参照附图1,方法100示出了设计电^^的实施例。方法100可与下面参照 图4说明的方法400结合使用，其中方法400用于芯片级集成。方法100提供6在第一技术节点中绘制的、将在第二技术节点中制造的电路的设计和验证，该第二技术节点是第一技术节点的光学微缩(例如，半节点)。包括在方法100的一个或多个步骤的描述中的是执行这些步骤或其中一部分的传统方法的描述。提供这些传统方法以进一步阐明这里所描述的包括附图6和7中描述的那 些内容的系统和方法，且不意图以任何方式进行限定。此外，方法100(以及 这里所提供的分别包括在，例如，附图6和附图7中的方法600和700)的一 个或更多个描述被阐释为在45nm (标准技术节点)的第一技术节点中提供设 计并且提供在第一技术节点一使用了比例因子0.9的40nm ("半节点"或者所 述45nm的光学微缩)技术节点的光学微缩中制造而待验证的设计。从上述描 述中可以看出在本申请中的比例因子(包括后续实施例所提出的嵌入的比例因 子)是由第一技术节点和第二技术节点决定的，例如比例因子可为0.9 (N45 —N40),也可为0.94 (N90 —N85),或者也可为0.86 (C018 — C152)等等， 因此上述这些工艺节点仅仅是示例性的，且技术节点任何组合、光学微缩(半 节点)技术节点和/或比例因子都是可以的并在本专利技术的范围内。方法IOO始于提供原理图的步骤102。该原理图可生成自设计说明书和定 义将在衬底上制造的电路。原理图可被提供为(例如，转换为)网表(提如， SPICE网表)。可使用包括工艺专业数据库的本文档来自技高网...

【技术保护点】
一种设计电路的方法，包含：　提供与设计相关的第一组设计数据，其中所述第一组设计数据是在第一技术节点中；　使用所述第一组设计数据仿真所述设计，其中所述仿真包括具有嵌入的比例因子的仿真模型；　从所述仿真的设计生成布图；和　 　使用所述布图生成第二组设计数据，其中所述第二组数据是在第二技术节点中，并且其中所述第二技术节点是所述第一技术节点的光学微缩。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王中兴，鲁立忠，侯永清，张丽丝，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]