用于双图样设计的布线方法技术

一种设计双图样掩模集合的方法包括：将芯片划分为包括栅格单元的栅格；以及布置芯片的金属层。基本上，在每个栅格单元中，金属层的所有左边界图样都分配有第一标识符和第二标识符中的第一个，以及金属层的所有右边界图样都分配有第一标识符和第二标识符中的第二个。从行中的一个栅格单元开始，贯穿整行来传播标识符改变。栅格单元中的所有图样都被转印到双图样掩模集合中，分配有第一标识符的所有图样被转印到双图样掩模集合中的第一掩模，以及分配有第二标识符的所有图样被转印到双图样掩模集合中的第二掩模。

【技术实现步骤摘要】

本专利技术总的来说涉及集成电路制造处理，具体地，涉及使用双图样技术来减小集成电路的光刻限制，更具体地，涉及使用双图样技术进行金属布线。
技术介绍
双图样是针对光刻法以增强特征密度所开发的技术。典型地，为了在晶片上形成集成电路的特征(feature，也称部件)，使用光刻技术，这涉及施加光致抗蚀剂，并在光致 抗蚀剂上限定图样。经过图样化的光致抗蚀剂中的图样首先被限定在光刻掩模中，并且被 光刻掩模中的透明部分或不透明部分所限定。然后，经过图样化的光致抗蚀剂中的图样被 转印到下层特征上。随着缩减集成电路规模需求的增加，光学邻近效应产生越来越多的问题。当两个 分离的特征彼此太靠近时，光学邻近效应会使特征彼此短路。为了解决这种问题，引入了双 图样技术。紧密定位的特征被分离成两个掩模，两个掩模都用于曝光相同的光致抗蚀剂。在 每个掩模中，特征之间的距离与单个掩模中特征之间的距离相比增加了，因此减小或基本 消除了光学邻近效应。当在金属层(用于对在集成电路之间的连接进行布线)的形成中使用双图样技 术时，会产生问题，并且会违反设计规则。为了解决该问题，可通过增加金属线的间距来放 宽设计规则。然而，这违背了使用双图样技术的目的(用于紧密地布置特征以节省芯片面 积)。另一种方法是执行附加布线交互以修复可能在前述布线交互中生成的热点。然而，任 何对布线的修复都会具有涟漪效应，并且会要求在整个芯片中重新布线。由此需要一种新 方法来提高金属布线的效率。
技术实现思路
根据本专利技术的一个方面，设计双图样掩模集合的方法包括将芯片划分为包括栅 格单元的栅格；以及布置芯片的金属层。基本上在每个栅格单元中，金属层的所有左边界图 样都分配有第一标识符和第二标识符中的第一个，以及金属层的所有右边界图样都分配有 第一标识符和第二标识符中的第二个。从行中的栅格单元之一开始，贯穿整行来传播标识 符改变。栅格单元中的所有图样都被转印到双图样掩模集合中，分配有第一标识符的所有 图样被转印到双图样掩模集合中的第一掩模，以及分配有第二标识符的所有图样被转印到 双图样掩模集合中的第二掩模。还公开了其他实施例。根据本专利技术的另一个方面，一种设计用于芯片的双图样掩模集合的方法包括将 所述芯片划分为包括栅格单元的栅格，其中，每个栅格单元都包括左边界和右边界；布置所述芯片的金属层，其中，基本在每个栅格单元中，所述金属层的所有左边界图样都分配有第 一标识符和第二标识符中的第一个，以及所述金属层的所有右边界图样都分配有所述第一 标识符和所述第二标识符中的第二个，以及其中，所述第一标识符不同于所述第二标识符； 从一行的所述栅格单元之一开始，将标识符变化传播到所述行中的所述栅格单元；以及将 所述栅格单元中的所有图样转印到所述双图样掩模集合，分配有第一标识符的所有图样都 被转印到所述双图样掩模集合的第一掩模，以及分配有第二标识符的所有图样都被转印到 所述双图样掩模集合的第二掩模。根据本专利技术的另一个方面，一种设计用于芯片的双图样掩模集合的方法包括将 所述芯片划分为包括栅格单元的栅格，其中，每个所述栅格单元都包括左边界和右边界；布 置用于所述芯片的金属层的金属线图样，其中，在每个所述栅格单元中，每个所述栅格单元 中的所有左边界金属线图样都在第一图样集合和第二图样集合中的同一集合中，以及每个 所述栅格单元中的所有右边界金属线图样都在第一图样集合和第二图样集合中的另一同 一集合中；将所述第一图样集合中的图样转印到所述双图样掩模集合的第一掩膜；以及将 所述第二图样集合中的图样转印到所述双图样掩模集合的第二掩膜。优选地，布置金属线图样的步骤包括从一行中的所述栅格单元之一开始，将图样 集合变化传播到所述行中的所有剩余栅格单元。优选地，在传播图案集合变化的步骤之后，在所述行中，所述行中的任何栅格单元 中的所有所述右边界金属线图样都在所述第一图样集合和所述第二图样集合中的与在所 述任何栅格单元右侧并与其邻接的附加栅格单元的所有左边界金属线图样不同的一个集合中. 优选地，所述栅格单元包括放宽规则栅格单元，其中，所述放宽规则栅格单元包括 左缓冲区域和右缓冲区域，以及其中，从基本由所述放宽规则栅格单元的左边界图样和右 边界图样组成的组中选择的图样不在所述第一图样集合和所述第二图样集合中的同一集合中.优选地，设计用于芯片的双图样掩模集合的方法还包括对所述芯片的金属线执 行全局布线；对所述芯片的金属线执行详细布线；以及对所述芯片的金属线执行后细节布 线，其中，执行所述详细布线的步骤和执行所述后细节布线的步骤中的每一个都包括为所 述芯片的所述金属层布置金属线图样。根据本专利技术的另一个方面，用于对芯片的金属线进行布线的布线器架构包括双 图样引擎，被配置为执行以下步骤为所述芯片的所述金属层布置金属线图样，其中，所述 金属层被划分为包括第一栅格单元的栅格单元，以及其中，所述第一栅格单元中的所有左 边界金属线图样都在第一图样集合和第二图样集合中的同一集合中，以及所述第一栅格单 元中的所有右边界金属线图样都在所述第一图样集合和所述第二图样集合中的同一集合 中；将所述第一栅格单元中的所有左边界金属线图样切换到所述第一图样集合和所述第二 图样集合中的不同图样集合；以及将所述第一栅格单元中的所有右边界金属线图样切换到 所述第一图样集合和所述第二图样集合中的不同图样集合。优选地，所述双图样引擎进一步被配置为从一行中的所述栅格单元之一开始，传 播图案集合变化到所述行中的所有剩余栅格单元。优选地，所述行中没有栅格单元包括所述第一图样集合中的第三左边界金属线图样和所述第二图样集合中的第四左边界金属线图样，或者所述第一图样集合中的第三右边界金属线图样和所述第二图样集合中的第四右边界金属线图样。优选地，所述芯片的任意行中基本没有栅格单元包括所述第一掩模中的第一左边界金属线图样和所述第二图样集合中的第二左边界金属线图样，以及所述第一图样集合中的第一右边界金属线图样和所述第二图样集合中的第二右边界金属线图样。优选地，所述栅格单元包括放宽规则栅格单元，所述放宽规则栅格单元包括左缓冲区域和右缓冲区域，以及其中，从基本由所述放宽规则栅格单元中的所有左边界金属线图样和所有右边界金属线图样组成的组中选择的图样不在所述第一图样集合和所述第二图样集合中的同一集合中。优选地，该布线器架构还包括详细布线单元，其中，所述详细布线单元被配置为调用所述双图样引擎来布置用于所述金属层的所述金属线图样。优选地，该布线器架构还包括后细节布线单元，其中，所述后细节布线单元被配置为调用所述双图样引擎来修复所述金属层的布局中的违规。优选地，该布线器架构还包括全局布线单元。本专利技术的有益特征包括用于解决涉及双图样技术的金属布线中的违规的减小的设计负担。此外，还减少了芯片面积使用。附图说明为了更好地理解本专利技术及其优点，现在结合附图进行以下描述作为参考，其中图1示出了包括用于双图样引擎的光刻模型的布线器(router，也称刻纹机)框架；图2示出了布线器框架与各种设计规则之间的交互；图3示出了被划分为栅格的芯片，其中，为芯片布置金属层；图4示出了芯片的金属层的截面图；图5示出了一个实施例，其中，使用单色方案布置栅格单元中的图样；图6示出了如何使用单色方案来解决邻接栅格单元的行中的冲突本文档来自技高网...

【技术保护点】
一种设计用于芯片的双图样掩模集合的方法，所述方法包括：　　设计第一图样集合；　　设计第二图样集合；　　将芯片的金属层划分为栅格；　　为所述芯片的所述金属层布置金属线图样，其中，所述栅格的第一栅格单元中的所有左边界金属线图样都在所述第一图样集合和所述第二图样集合中的同一集合中，以及所述第一栅格单元中的所有右边界金属线图样都在所述第一图样集合和所述第二图样集合中的另一同一集合中；　　将所述左边界金属线图样切换到所述第一图样集合和所述第二图样集合中的不同图样集合；　　将所述右边界金属线图样切换到所述第一图样集合和所述第二图样集合中的另一不同图样集合；　　将所述第一图样集合中的图样转印到所述双图样掩模集合的第一掩膜；以及　　将所述第二图样集合中的图样转印到所述双图样掩模集合的第二掩膜。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑仪侃，鲁立忠，刘如淦，赖志明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]