改善设计窗的方法技术

一种形成用于集成电路制造工艺的光掩模的方法。该方法首先决定最小间距。并确认图案具有一间距小于该最小间距，其中该图案用以形成垂直导电构造。再针对确认出的每一个图案，决定扩增的第一方向及缩减的第二方向以定义一修正图案。并依据设计规则进行检查，以决定当确认出的该图案在该第一方向扩增及在该第二方向缩减时，是否违背该设计规则。再针对确认出的每一个图案，当未违背该设计规则时，将经过确认的该图案用该修正图案取代，其中该修正图案在该第一方向被扩增，而在该第二方向被缩减。之后，使用该修正图案形成光掩模。该方法可以用于形成不易出现短路缺陷的介层窗，也可以用于形成其它垂直导体结构。

【技术实现步骤摘要】

本专利技术是有关于半导体装置及制造方法，特别是有关于介层窗和接触窗的形成。
技术介绍
现代的集成电路由百万个有源装置(例如晶体管和电容器)所构成。这些装置最初是互相独立的，后来才相连接以形成功能性的电路。传统的内联线构造包括侧向内联线(例如金属导线)，以及垂直内联线(例如介层窗和接触窗)。这些内联线构造的质量对于所形成的电路的性能和可靠度有显著的影响。内联线构造越来越能决定集成电路的性能和对集成度的限制。图1显示在半导体产业中所使用的公知垂直内联线构造的横截面图。金属线104和106通常以铜、铝或其合金所构成，用以将有源装置(图未显示)连接为功能性电路。介电层108将包含金属线104和106的金属层电性隔离。金属线104和106之间的电性连接则由金属介层窗112实现。如图1所示的内联线构造有许多问题存在。在多层金属薄膜结构中，连接上下层金属导线间的介层窗(Via)的孔径缩小了许多。小孔径的介层窗可能会导致集成电路可靠度和性能的问题。可靠度的问题由高电流密度或电流拥挤效应(Current Crowding Effect)所致，其进而导致自体发热效应以及电子迁移。因此也引发了空洞、开路、或其它可靠度的问题，例如，高阻容迟滞(RC delay)，其由高接触电阻所造成。类似的问题也发生在接触窗，其用以连接(Interconnect)晶体管(Transistor)的源极(Source)，漏极(Drain)和栅极(Gate)至金属导线。高阻容迟滞和开路一般通过多余介层窗来解决。美国专利第6556658号及第6026224号公开了形成多余介层窗来提升可靠度的方法。通过多余介层窗，若介层窗中之一发生开路或高接触电阻时，其它的介层窗仍然可以提供良好的接触，而整体电路的性能不会受到影响。虽然多余介层窗的加入可以降低开路和/或高阻容阻滞发生的机率，但是介层窗之间的距离缩短了。图2显示发生鸟喙效应(bird’s beak effect)的介层窗的顶视图。介层窗116和118位置很靠近。由于在光阻曝光时的光学邻近效应，因此形成具有鸟喙状的介层窗延伸120和122。因此，介层窗116和118可能会短路。由于介层窗之间的靠近，以及集成电路的其它导体特性，很难在不违反设计原则的情况下，使介层窗彼此远离。因此，需要一种新的方法来形成介层窗和光掩模，来避免上述公知的问题。
技术实现思路
本专利技术提供一种半导体装置及制造方法，特别是有关于介层窗和接触窗的形成。本专利技术提供一种自动方法，用以在半导体集成电路制造中修正垂直导电构造间距。该方法首先决定最小间距。并使用数据库，以确认垂直导电构造图案的一间距小于该最小间距。再针对确认出的每一个具有小于该最小间距的垂直导电构造图案，决定扩增的第一方向及缩减的第二方向以定义修正的垂直导电构造图案。并依据设计规则，检查该修正的垂直导电构造图案是否违背该设计规则。并针对确认出的每一个具有小于该最小间距的垂直导电构造图案，当该设计规则未被违背时，将经过确认的该垂直导电构造图案用经过修正的该垂直导电构造图案取代，其中经过修正的该垂直导电构造图案在该第一方向被扩增，而在该第二方向被缩减。根据所述的自动方法，其中该垂直导电构造图案包括介层窗图案。根据所述的自动方法，其中该垂直导电构造图案包括接触窗图案。根据所述的自动方法，还包括将经过修正的该垂直导电构造图案存储于该数据库中。根据所述的自动方法，还包括将经过确认的该垂直导电构造图案用经过修正的该垂直导电构造图案取代，形成光掩模。根据所述的自动方法，还包括形成第一低层导线及第二低层导线；在该第一低层导线及该第二低层导线上形成介电层；在该介电层上形成光敏感层；将该光掩模置于该光敏感层上；使该光敏感层曝光；将该光敏感层图案化；蚀刻该介电层并形成孔穴；以及以导电物质填充该孔穴。根据所述的自动方法，其中该方法由计算机辅助设计工具执行。根据所述的自动方法，其中经过修正的该垂直导电构造图案的尺寸相当靠近对应的经过确认的该垂直导电构造图案的尺寸。根据所述的自动方法，其中经过修正的该垂直导电构造图案的尺寸明显大于对应的经过确认的该垂直导电构造图案的尺寸。根据所述的自动方法，其中该第一方向和与对应的经过确认的该垂直导电构造图案连接的金属线纵向方向平行。本专利技术还提供一种形成用于集成电路制造工艺的光掩模的方法。该方法首先决定最小间距。并确认图案具有一间距小于该最小间距，其中该图案用以形成垂直导电构造。再针对确认出的每一个图案，决定扩增的第一方向及缩减的第二方向以定义修正图案。并依据设计规则进行检查，以决定当确认出的该图案在该第一方向扩增及在该第二方向缩减时，是否违背该设计规则。再针对确认出的的每一个图案，当该设计规则未被违背时，将经过确认的该图案用该修正图案取代，其中该修正图案在该第一方向被扩增，而在该第二方向被缩减。之后，使用该修正图案形成光掩模。本专利技术还提供一种半导体集成电路构造。其包括半导体基底；多个内联线及覆于该基底上的介电层；以及第一介层窗及第二介层窗，其在该介电层中具有一间距，其中该第一及第二介层窗中至少一个具有一长度及明显小于该长度的一宽度。根据所述的半导体集成电路构造，其中该间距介于约20nm与70nm之间。根据所述的半导体集成电路构造，其中该间距介于约70nm与150nm之间。根据所述的半导体集成电路构造，其中该间距介于约150nm与220nm之间。根据所述的半导体集成电路构造，其中该第一及第二介层窗分别和第一导线及第二导线连接，且其中该长度为该第一和第二导线的纵向方向。根据所述的半导体集成电路构造，其中该第一及第二介层窗具有椭圆形状。根据所述的半导体集成电路构造，其中该介电层的介电系数低于3.2。根据所述的半导体集成电路构造，其中该介电层包含由下列群组中选出的物质，该群组基本上包含碳掺杂氧化硅、氟化硅玻璃、磷硅玻璃、硼磷硅玻璃或其组合。根据所述的半导体集成电路构造，其中该第一介层窗的电压和该第二介层窗不同。本专利技术提供的方法可以用于形成不易出现短路缺陷的介层窗，也可以用于形成其它垂直导体结构。为让本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。附图说明图1显示在半导体产业中所使用的公知垂直内联线构造的横截面图。图2显示发生鸟喙效应(bird’s beak effect)的介层窗的顶视图。图3显示介层窗的顶视图。图4显示仿真结果。图5A～5F显示本专利技术实施例的不同实施方式。图6～11显示依据本专利技术的实施例。其中，附图标记说明如下104和106 金属线； 108 介电层；112金属介层窗； 116和118 介层窗；120和122 介层窗延伸； 10和12 介层窗；13和15 金属线； 20和22 介层窗；24和26 金属线； 30 多余介层窗；40 基底；42 第一导线；44 第二导线；46 介电层；59 介电层； 52 光敏感层；54 光掩模； 542 区域；541区域；48和50 区域；60 介层窗开口； 62 沟槽开口； 70 接触窗；64 汇聚镜；66 分散镜。具体实施例方式为了让本专利技术的目的、特征、及优点能更明显易懂，下文特举较佳实施例，并本文档来自技高网...

【技术保护点】
一种自动方法，用以在半导体集成电路制造中修正垂直导电构造间距，该方法包括：决定最小间距；使用数据库，以确认垂直导电构造图案的一间距小于该最小间距；针对确认出的每一个具有小于该最小间距的该垂直导电构造图案，决定扩增的第 一方向及缩减的第二方向以定义修正的垂直导电构造图案；依据设计规则，检查该修正的垂直导电构造图案是否违背该设计规则；以及针对确认出的每一个具有小于该最小间距的该垂直导电构造图案，当该设计规则未被违背时，将经过确认的该垂直导电构 造图案用经过修正的该垂直导电构造图案取代，其中经过修正的该垂直导电构造图案在该第一方向被扩增，而在该第二方向被缩减。

【技术特征摘要】
US 2005-2-23 60/655,540;US 2005-12-27 11/320,5131.一种自动方法，用以在半导体集成电路制造中修正垂直导电构造间距，该方法包括决定最小间距；使用数据库，以确认垂直导电构造图案的一间距小于该最小间距；针对确认出的每一个具有小于该最小间距的该垂直导电构造图案，决定扩增的第一方向及缩减的第二方向以定义修正的垂直导电构造图案；依据设计规则，检查该修正的垂直导电构造图案是否违背该设计规则；以及针对确认出的每一个具有小于该最小间距的该垂直导电构造图案，当该设计规则未被违背时，将经过确认的该垂直导电构造图案用经过修正的该垂直导电构造图案取代，其中经过修正的该垂直导电构造图案在该第一方向被扩增，而在该第二方向被缩减。2.如权利要求1所述的自动方法，其中该垂直导电构造图案包括介层窗图案。3.如权利要求1所述的自动方法，其中该垂直导电构造图案包括接触窗图案。4.如权利要求1所述的自动方法，还包括将经过修正的该垂直导电构造图案存储于该数据库中。5.如权利要求1所述的自动方法，还包括将经过确认的该垂直导电构造图案用经过修正的该垂直导电构造图案取代，形成光掩模。6.如权利要求5所述的自动方法，还包括形成第一低层导线及第二低层导线；在该第一低层导线及该第二低层导线上形成介电层；在该介电层上形成光敏感层；将该光掩模置于该光敏感层上；使该光敏感层曝光；将该光敏感层图案化；蚀刻该介电层并形成孔穴；以及以导电物质填充该孔穴。7.如权利要求1所述的自动方法，其中该方法由计算机辅助设计工具执行。8.如权利要求1所述的自动方法，其中经过修正的该垂直导电构造图案的尺寸相当靠近对应的经过确认的该垂直导电构造图案的尺寸。9.如权利要求1所述的自动方法，其中经过修正的该垂直导电构造图案的尺寸明显大于对应的经过确认的该垂直...

【专利技术属性】
技术研发人员：庄学理，郑光茗，姚志宗，刘恒恺，邱明哲，陈建文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]