本发明提供一种分析集成电路效能的系统与方法。对集成电路执行时序分析的方法，其中此集成电路具有一时序路径。此方法包括计算时序路径中的非共同时序路径元件的数量，根据非共同时序路径元件的数量将一时序降额因子指定至时序路径，使用所指定的时序降额...

本发明公开一种半导体装置及其制造方法，用以制造具有穿硅导孔（ＴＳＶ）的半导体芯片连接。该半导体装置包括：一第一基板；一第一多层介电层；一第一导孔延伸穿越该第一基板及一层或多层该第一多层介电层；以及一第二导孔延伸穿越该第一基板及一层或多层...

本发明的一实施例提供一种先进工艺控制方法和系统，适用于半导体制造，其中控制方法包括：提供即将被半导体机台处理的目前晶片；提供半导体制造机台所处理过的多个先前晶片的第一数据；将噪声自第一数据去耦合，用以产生第二数据；根据第二数据与目标数据...

提供一相变存储器及其制造方法。此相变存储器包含一层相变材料，此相变材料经过增加疏水性的处理。此相变材料的疏水性改善了相变材料与位于相变材料上的一掩膜层之间的附着力。此相变材料可以例如用一包含氮、氨、氩、氦、氧、氢或相似气体的等离子体来处理。

本发明提供一种晶片固持系统、系统及配合晶片载具使用的晶片，晶片固持系统包含用以固持晶片于指定位准的晶片载具以及位于晶片与晶片载具顶端面之上的顶环。顶环用以固持晶片与晶片载具，使晶片与晶片载具成为单一组件，而前述晶片载具包含准位结构以固持...

本发明提供了用于半导体集成电路的自组装图样和制造半导体器件的方法，该方法包括提供衬底。在衬底之上形成材料层。在材料层之上形成聚合物层。纳米部件使用聚合物层的一部分而自组装。使用纳米部件对衬底进行图样化。

本发明提供了一种制造半导体器件的方法。该方法包括提供具有正面和背面的器件衬底，器件衬底具有第一折射率，在器件衬底的正面之上形成嵌入靶，在嵌入靶之上形成反射层，在器件衬底的背面之上形成介质层，介质层具有小于第一折射率的第二折射率，从背面投...

一种感测放大器及具有感测放大器的存储器，其中感测放大器电路包括一位元线；一感测放大器输出；一保持器电路，包括一ＮＭＯＳ晶体管，并连接至该位元线，其中该保持器电路已被调整尺寸使得能够提供充足电流以补偿该位元线的漏电流，并且保持该位元线的电...

本发明提供一种形成位于芯片上的集成电路结构的方法。包括从集成电路结构的设计取出有源层；形成围绕有源层且与有源层形状一致的保护带，且保护带与有源层相隔沿Ｘ轴方向的第一固定间距以及沿Ｙ轴方向的第二固定间距；移除保护带的凸角；于保护带外侧的芯...

本发明公开一种半导体装置提供高崩溃电压和低开启电阻。该半导体装置包括：一基底；一埋藏ｎ＋层设置于该基底中；一ｎ型外延层设置于该埋藏ｎ＋层之上；一ｐ型阱设置于该ｎ型外延层中；一源极ｎ＋区域设置于该ｐ型阱中且一端连接至一源极接触；一第一绝缘...

本发明涉及交错式存储器电路及交错存取存储器电路的方法。一种交错式存储器电路包括第一存储器库，包括至少一第一存储器晶格；第一区域控制电路；第二存储器库，包括至少一第二存储器晶格，并与第二字元线及第二位元线；一第二区域控制电路；输入输出区块...

本发明公开了一种图像感测装置及其制造方法，该图像感测装置具有第一基底与第二基底，其中：一像素阵列与一控制电路是形成于上述第一基底的一第一表面中；一内连线层是形成于上述第一基底的第一表面上，将上述控制电路电性连接于上述像素阵列；一顶部传导...

本发明提供一种背照式图像感测器及其制造方法。该图像感测器包括一半导体基板，一保护环结构，于该基板中，以及至少一像素，为该保护环结构所包围。该保护环结构通过高能量注入形成于该基板中。本发明通过对基板前侧表面进行离子注入形成保护环结构以及对...

本发明公开了用于可编程加电序列的装置和方法以及用于提供将门控电源提供给电路部分的加电序列的控制的电路和方法。提供具有多于两个控制比特的多于两条链的电源开关结构。链包括响应于控制信号顺序启用以将虚拟电源提供给门控电路来支持电源门控的电源开...

本发明披露了用于半导体芯片的应力阻挡结构及其制造方法。在一个实施例中，半导体器件包括半导体衬底，该半导体衬底包括有源电路和在有源电路上方的互连金属化结构，其中，互连金属化结构包括一层低－ｋ绝缘层。第一金属凸块设置在半导体衬底上方并且连接...

本发明公开了接触焊盘下方的ＭＩＭ去耦电容器和集成电路结构，该集成电路结构包括：一个或多个外部接触焊盘，在其下直接形成诸如金属绝缘体金属（ＭＩＭ）电容器的去耦电容器。在一个实施例中，去耦电容器形成在第一金属化层之下，在另一实施例中，去耦电...

本发明涉及一种集成电路与其系统，包含位于衬底上方的熔丝（Ｆｕｓｅ）。该熔丝具有第一端、第二端和位于第一端与第二端间的中间部分。第一虚设图案（Ｄｕｍｍｙ?Ｐａｔｔｅｒｎ）被设置相邻于熔丝的中间部分的每一侧。

一种形成集成电路结构的方法，其包括：在半导体衬底中形成第一凹槽；以及在第一凹槽中形成位错阻挡层。位错阻挡层包含半导体材料。形成浅沟槽隔离（ＳＴＩ）区域，其中，ＳＴＩ区域的内部直接在位错阻挡层的多部分上方，并且ＳＴＩ区域的内壁接触位错阻挡...

本发明公开了利用钝化后互连结构形成硅通孔的集成电路结构，包括：半导体衬底；硅通孔（ＴＳＶ），延伸到半导体衬底中；焊盘，形成在半导体衬底上方，并与ＴＳＶ隔开；以及互连结构，形成在半导体衬底上方，并电连接ＴＳＶ和焊盘。该互连结构包括形成在焊...

一种存储器功率选通电路，被配置为连接至具有内部电压的存储器阵列，其中，该功率选通电路包括具有输出信号的电路，该输出信号在内部电压低于第一阈值电压的情况下升高存储器阵列的内部电压以及在内部电压高于第二阈值电压的情况下降低内部电压，从而将内...