半导体制造中的测量方法技术

本发明专利技术提供了一种制造半导体器件的方法。该方法包括提供具有正面和背面的器件衬底，器件衬底具有第一折射率，在器件衬底的正面之上形成嵌入靶，在嵌入靶之上形成反射层，在器件衬底的背面之上形成介质层，介质层具有小于第一折射率的第二折射率，从背面投射辐射穿过介质层和器件衬底，从而为半导体加工检测嵌入靶。

【技术实现步骤摘要】

本专利技术涉及半导体制造技术。
技术介绍
半导体集成电路(IC)工业经历了快速的发展。IC材料和设计的技术进步产生了 IC世代，其中每一代比前一代具有更小和更复杂的电路。然而，这些进步增加了加工和制 造IC的复杂度，对于这些需要实现的进步，需要IC加工和制造的类似的发展。在集成电路 的演进过程中，功能密度(即每芯片区域的互连器件的数目)普遍增加了，同时几何尺寸 (即，能够使用制造工艺产生的最小元件(或线路))减小了。规模缩小的工艺通过增加生 产效率和降低相关成本而提供了益处。为了制造半导体器件，在光刻工艺期间，光掩膜和晶片之间的精确对准，以及半导 体器件中的各个层之间的良好重叠很关键。对准或重叠标记已经被用于测量和调整对准或 重叠。对准和/或重叠标记可以嵌入在半导体器件中。对于一些半导体器件，在加工过程 中检测对准或重叠标记可能很困难。例如，背面照明图像传感器器件使用像素阵列来检测 投射向半导体晶片的背面的辐射(如光)。检测到的辐射被转换为电信号，其可以用于限 定图像。为了成功加工晶片的背面，嵌入的对准或重叠标记需要从晶片的背面得到精确检 测。然而，对准或重叠标记的检测图像经常不够锐利或清析，不能满足半导体制造工艺的对 准或重叠需求。
技术实现思路
本专利技术的一种较广的形式包括一种制造半导体器件的方法，其包括提供具有正 面和背面的器件衬底，该器件衬底具有第一折射率；在器件衬底的正面之上形成嵌入靶； 在所述嵌入靶之上形成反射层；在器件衬底的背面之上形成介质层，介质层具有小于第一 折射率的第二折射率；从背面投射辐射穿过介质层和器件衬底，从而为半导体加工检测嵌 入靶。本专利技术的另一种较广的形式包括一种半导体器件，其包括具有正面和背面的器 件衬底，该器件衬底具有第一折射率；形成在器件衬底的正面之上的嵌入靶；形成在嵌入 靶之上的反射层，该反射层能够反射从器件衬底的背面投射的辐射；形成在器件衬底的背 面之上的介质层，该介质层具有小于第一折射率的第二折射率。本专利技术的又一种较广的形式包括一种制造半导体器件的方法，其包括提供具有 正面和背面的器件衬底，该器件衬底具有第一折射率和划线区；在器件衬底的正面之上的 栅层中形成嵌入标记，该嵌入标记形成在划线区之内；在互连结构之内形成反射层；将载 体衬底建和到器件衬底的正面；从背面减薄器件衬底；在减薄的器件衬底的背面之上形成 介质层，介质层具有小于第一折射率并大于空气折射率的第二折射率；从背面投射辐射穿 过介质层和器件衬底，从而为半导体加工检测嵌入标记。附图说明本专利技术的方面从以下的详细描述结合附图可以得到更好的理解。需要强调的是， 根据行业内的标准实践，各种特征没有按比例绘制。实际上，各种特征的尺寸可以为了描述 清楚而任意的增加或减小。图1是根据本专利技术的各个方面的制造半导体器件的方法的流程图；以及图2A-2G示出了根据图1的方法制造半导体器件的各个阶段的剖面图。具体实施例方式可以理解的是，下面的说明书提供了很多不同的实施例，例如，用于实现本专利技术的 不同特征。以下描述了元件和排列的具体例子以简化本说明书。当然，这些仅仅是例子， 并不作为限制。另外，以下的描述中第一特征在第二特征之上或上面的结构可以包括第一 和第二特征直接接触的实施例，也可以包括附加的特征形成在第一和第二特征之间的实施 例，这样第一和第二特征可能不是直接接触。为了简单和清楚，各个特征任意地按不同的比 例绘制。图1所示为根据本专利技术的各个方面的制造半导体器件的方法100的流程图。图 2A-2G示出了根据图1的方法100制造半导体器件200的各个阶段的一个实施例的剖面图。 为了示例的目的，图2A-2G中示出的半导体器件200为背面照明(BSI)图像传感器器件。 BSI图像传感器器件200包括用于检测和记录指向图像传感器器件200的背面的辐射的强 度的像素的阵列或网格。图像传感器器件200也可以包括电荷耦合器件(CDD)、互补金属氧 化物半导体(CMOS)图像传感器(CIS)、有源像素传感器(APS)以及无源像素传感器。图像 传感器器件200还可以包括被提供在邻近于像素网格的附加的电路和输入/输出，用于为 像素提供运行环境以及用于支持外部与像素的通信。可以理解的是，为了更好的理解本发 明的专利技术构思，图2A-2G进行了简化。参考图1，方法100开始于块100，其中提供了具有正面和背面的器件衬底。器件 衬底具有第一折射率。方法100继续到块120，其中在器件衬底的正面之上形成嵌入靶。方 法100继续到块103，其中在嵌入靶之上形成反射层。方法100继续到块140，其中在器件 衬底的背面之上形成介质层。介质层具有小于第一折射率的第二折射率。方法100继续到 块150，其中从背面投射辐射穿过介质层和器件衬底，从而为半导体加工检测嵌入靶。参考图2A，示出了图像传感器器件200，其包括具有正面(或正表面)204和背面 (或背表面)206的衬底202。在当前的实施例中，衬底202为掺杂P型掺杂剂如硼的硅衬 底(如P型衬底)，或掺杂N型掺杂剂如磷的硅衬底(如N型衬底)。在另外的实施例中， 衬底202可以包括其他基本半导体如锗或金刚石。可选择地，衬底202可以可选地包括化 合物半导体和/或合金半导体。另外，衬底202可以包括外延层(印i层)，可以被应力改变 以提高性能，并可以包括绝缘体上硅(S0I)结构。衬底202也可以包括半导体电路。在当 前的实施例中，衬底202包括多个具有掺杂的辐射传感区的像素。辐射传感区可操作以检 测投射向衬底202的背面206的辐射，如光。与辐射相关联的图像通过辐射传感区转换为 电信号。衬底202中的像素也可以具有隔离结构，将像素彼此隔离，以减少像素之间的噪声 干扰。由于衬底202包括半导体器件如像素，所以也可以称为器件衬底202。器件衬底202 具有范围在大约lOOum到大约lOOOum的初始厚度210。在当前的实施例中，初始厚度210为大约750um。可以理解的是，器件衬底202可以在辐射穿过器件衬底202时吸收辐射。辐射的吸 收量可以依赖于衬底202的材料成分以及厚度210。辐射的吸收量也决定了器件衬底202 的透光率。从而，器件衬底202的透光率可以根据器件衬底202的厚度210而变化。一般 地，器件衬底202越厚，其变得越不透光。可以观察到，即使在相对薄的水平，器件衬底202 也不是完全透光的。器件衬底202缺乏良好的透光性可能导致检测对准或重叠标记困难， 对准或重叠标记可以位于器件衬底202之下。这将在之后详细描述。器件衬底202上的集成电路器件，如当前实施例中的像素，可以分隔为不同的管 芯，其将被封装以产生集成电路(IC)芯片。为了分隔管芯，可以在相邻的管芯之间提供多 个划线区，这样管芯能够被分隔，并且在加工过程中不会损坏集成电路。为了示例和简化的 目的，图2A中示出了器件衬底202中一个这样的划线区215。划线区215的边界由虚线标 出。划线区215具有宽度217。在当前的实施例中，划线区215的宽度217范围为大约40um 到大约160um，例如大约为80um。在器件衬底202的正面204上形成栅电介质层222。在当前的实施例中，栅电介 质层222包括氧化硅。在可选择的实施例中，栅电介质层22本文档来自技高网...

【技术保护点】
一种方法，包括：提供具有正面和背面的器件衬底，所述器件衬底具有第一折射率；在所述器件衬底的正面之上形成嵌入靶；在所述嵌入靶之上形成反射层；在所述器件衬底的背面之上形成介质层，所述介质层具有小于所述第一折射率的第二折射率；以及从所述背面投射辐射穿过所述介质层和所述器件衬底，从而为半导体加工检测所述嵌入靶。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：许家豪，傅士奇，许峰嘉，蔡嘉雄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]