本发明提供一种字符线(WL)驱动器、集成电路及形成集成电路边缘组件的方法。字符线驱动器包含位于半导体基材之上的主动区，其中主动区具有沿着第一方向延伸的长度。多个指形成于主动区的上表面之上。每个指具有沿着第二方向延伸的长度，并与主动区的一...

本发明提供产生感测放大器致能(Sense?Amplifier?Enable；SAE)信号的装置、方法与系统，具有可程序化的延迟与回馈循环，以控制SAE信号的工作周期，此系统与方法可使用于SRAM、DRAM、或其它种类的存储单元中。一例示...

本申请描述了一种制造半导体器件的方法。提供具有多个沟槽的基板。该多个沟槽包括具有不同宽度的沟槽。在包括多个沟槽的基板上形成第一层。第一层的形成在叠加在沟槽(例如，宽沟槽)上的区域中在第一层中产生凹陷。在凹陷中形成第二层。第一层被蚀刻，同...

本发明提供一种具有改进的电源与热管理的三维(3D)集成电路(IC)结构。此三维IC结构包含至少一第一与第二晶粒。第一与第二晶粒中的每一晶粒均具有至少一电源穿透硅介层窗(TSV)与一信号TSV。第一晶粒的电源TSV与信号TSV分别连接至第...

本发明公开了半导体装置及其制造方法，该半导体装置为一种栅极偏移结构的半导体装置，其包含一基底与形成于上述基底的一隔离构造。一有源区是形成于上述基底并实质上邻接上述隔离构造，一界面层是形成于上述基底上及上述隔离构造与上述有源区的上方，一多...

本发明公开了一种基板上的凸块结构与其形成方法，可解决基板上导电层与连接至导电层的金属凸块两者界面的分层问题。导电层可为金属垫或顶金属层。经由临场沉积导电保护层于导电层(或导电底层上)，金属凸块的凸块下冶金层与导电层之间具有良好粘着力，并...

一种可调整反偏压的感测放大器电路及其操作方法，该感测放大器电路包括：一感测电路以及一第一节点与一第二节点的其中一个。感测电路包括一对一第一形态晶体管及一对一第二形态晶体管。第一形态晶体管的每个串联第二形态晶体管的一个。第一节点具有第一电...

半导体器件包括第一导体、第二导体和第三导体。第一导体是形成在基板上并且具有接触点的氧化区域上的栅极导体。第二导体与该接触点相连接，并且横跨该氧化区域的宽度进行延伸。该第二导体的电阻比该栅极导体的电阻低。第三导体是字线导体，该第二导体的线...

本发明公开了一种接地参考电压感测放大器电路及其操作方法，该感测放大器电路包括：一存储单元、一第一数据线、一第二数据线、一感测电路，耦接第一数据线及第二数据线、一节点，经由至少三个各自的开关选择性地耦接到至少三个电压源、一第四开关及一第五...

本发明公开了一种集成电路元件的形成方法，根据一实施例提供一种具有基脚形状的铜柱工艺，在凸块下冶金层上采用两道不同光敏性及厚度的光致抗蚀剂膜。在曝光显影工艺后，在第一光致抗蚀剂膜中形成具有实质上垂直的侧壁的第一开口，并在第二光致抗蚀剂层中...

本发明公开光伏电池的制造方法，包括提供光伏电池基板，以及织构化光伏电池基板的表面。上述织构方法采用纳米压印微影工艺以露出光伏电池基板的部分表面。接着蚀刻光伏电池基板露出的部分表面。本发明的实施例可改善光伏元件表面的织构化表面，并进一步增...

本发明提供一种接合方法，包含提供一含工作件基座的基材载具，并放置多个第一工作件至这些工作件基座中。举起并放置多个第二工作件，这些第二工作件的每一者皆置于这些第一工作件的其中一者上。接着，回焊这些第一及第二工作件之间的焊料凸块，以同时相互...

此揭示提供高表面掺杂浓度的半导体元件、在半导体元件中增加表面掺杂浓度的方法及其形成方法，在一实施例中，形成半导体元件的方法包含提供基底，在基底内形成掺杂区，在掺杂区之上形成应力层，对应力层进行硼掺杂注入，对硼掺杂注入进行退火，以及在硼掺...

本发明提供了一种制造半导体器件的方法，所述方法包括提供具有密封环区域和电路区域的基板，形成在密封环区域上方的第一密封环结构，形成在密封环区域上方并且邻近第一密封环结构的第二密封环结构，和形成在第一密封环结构和第二密封环结构上的第一钝化层...

本发明提供一种感测放大器校准电路，包括：一感测电路，具有一输出节点；一保险丝盒，耦接至上述感测电路的上述输出节点，上述保险丝盒从上述输出节点接收一电流，上述保险丝盒包括多个开关，各串联耦接至多个电阻性元件；以及一保险丝总线解码器，耦接至...

方法包括提供具有密封圈区域和电路区域的基板，在密封圈区域上形成密封圈结构，在密封圈结构上形成第一前部钝化层，在第一前部钝化层中蚀刻邻近密封圈结构的外部的前部孔，在前部孔中形成前部金属焊盘以连接前部金属焊盘和密封圈结构的外部，在密封圈结构...

包括同样内容的材料、方法、结构以及器件可通过使用一有源区来提供例如发光二极管的半导体器件，其中该有源区对应于III-N半导体晶体材料的非极性面或非极性表面。在一些实施例中，有源二极管区包含多于朝向极性平面的III-N半导体材料的朝向非极...

本发明涉及一种半导体可变电容器(varactor)组件及变容器组件。变容器组件包括井区，井区配置于基板之上，且重掺杂井区配至于井区之上，其中井区和重掺杂井区是相同的导电型。栅介电层在重掺杂井区的顶面形成。栅电极在栅介电层上形成。源极区与...

本发明揭露数种集成电路组件的制作方法与集成电路组件。一种示范方法包含：提供基材，此基材具有组件区与对准区；形成第一材料层于基材上方；形成组件特征与虚设特征于第一材料层中，其中组件特征形成在组件区中，虚设特征形成在对准区中；形成第二材料层...

本发明提供形成多晶硅电阻装置的方法以及半导体装置。在一实施例中，该方法包括在基板第一区形成虚设栅极堆叠，其中虚设栅极堆叠具有虚设栅极堆叠厚度。在基板第二区形成多晶硅电阻，其中多晶硅电阻具有多晶硅电阻厚度，此距离小于虚设栅极堆叠的厚度。在...