在具有多个沟槽的半导体基板上形成层的方法技术

本申请描述了一种制造半导体器件的方法。提供具有多个沟槽的基板。该多个沟槽包括具有不同宽度的沟槽。在包括多个沟槽的基板上形成第一层。第一层的形成在叠加在沟槽(例如，宽沟槽)上的区域中在第一层中产生凹陷。在凹陷中形成第二层。第一层被蚀刻，同时第二层保留在凹陷中。该第二层可以防止凹陷区域的厚度进一步减小。在一个实施例中，第一层是多晶硅并且第二层是光刻胶的BARC。

【技术实现步骤摘要】

本专利技术涉及一种半导体的制造方法。
技术介绍
随着集成电路(IC)材料和设计上的技术进步，已经能够制造出具有更小和更复杂的部件的集成电路。随着技术节点的减少，集成电路的制造面临许多挑战。一个这样的挑战就是当具有不同长宽比的部件紧密排列在基板上时，产生地形(topographical)问题。 例如，器件设计可能要求在具有不同长宽比的多个沟槽中形成一层材料。然而，由于微负载效应，导致保持均勻性和/或控制形成在沟槽中的材料很困难。例如，蚀刻处理在不同的尺寸下具有不同的蚀刻率。因此，较宽的沟槽与较窄的沟槽可能具有不同的蚀刻性质。这样， 应用类似处理方法可以根据地形提供不同的结果。这可能导致基板上的均勻性很差。例如， 即使同时进行处理，在宽沟槽和邻近窄沟槽中所设置的材料的厚度也可能差几千埃。这样，希望存在一种形成一层半导体器件的改进方法，其中，该层形成在具有不同尺寸的多个部件(例如，沟槽)的基板上。
技术实现思路
针对相关技术中存在的一个或多个问题，本专利技术的目的在于提供一种形成一层半导体器件的改进方法，其中，该层形成在具有不同尺寸的多个部件(例如，沟槽)的基板上。根据本专利技术的一种制造本文档来自技高网...

【技术保护点】
１．一种制造半导体器件的方法，包括：提供基板，其中，所述基板包括具有第一宽度的第一沟槽和具有第二宽度的第二沟槽，其中，所述第一宽度大于所述第二宽度；在包括所述第一沟槽和所述第二沟槽的所述基板上形成第一层，其中，所述第一层的形成使得在覆盖所述第一沟槽上的区域中的所述第一层中形成凹陷；在所述凹陷中形成第二层；以及对所述第一层进行蚀刻，其中，在蚀刻所述第一层期间所述第二层保留在所述凹陷中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑钟秀，吴士豪，许志贤，钟嘉麒，曾伟岳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71