本发明为用于具有氧吸收保护层的MRAM器件的结构和方法，提供了用于MRAM器件的MTJ叠层。MTJ叠层包括：固定铁磁层，位于牵制层上方；隧穿阻挡层，位于固定铁磁层上方；自由铁磁层，位于隧穿阻挡层上方；导电氧化物层，位于自由铁磁层上方；以...

公开了一种具有金属栅极的半导体器件。该器件包括半导体衬底，该半导体衬底包括多个源极部件和漏极部件，以形成p-沟道和n-沟道。该器件还包括栅叠层，该栅叠层位于半导体衬底上方并被设置在源极部件和漏极部件之间。栅叠层包括：高k(HK)介电层，...

公开了半导体器件以及用于制造半导体器件的方法。示例性半导体器件包括衬底和设置在衬底上方的3D结构。半导体器件还包括设置在3D结构上方的介电层、设置在介电层上方的WFMG层、以及设置在WFMG层上方的栅极结构。栅极结构横贯3D结构，并且分...

本发明公开的是多层清除金属栅极堆叠件及其制造方法。在一个实例中，设置在半导体衬底上方的栅极堆叠件包括设置在半导体衬底上方的界面介电层、设置在界面介电层上方的高k介电层、设置在高k介电层上方的第一导电层以及设置在第一导电层上方的第二导电层...

本发明公开了一种具有TiAlN阻挡/润湿层的金属栅叠层以及制造该金属栅叠层的方法。在一实例中，集成电路器件包括半导体衬底和设置在半导体衬底上方的栅叠层。该栅叠层包括设置在半导体衬底上方的栅极介电层；设置在栅极介电层上方的功函数层；设置在...

一种电阻式测试结构，该电阻式测试结构包括具有有源区的半导体衬底；在有源区上方形成的栅极堆叠件；在栅极堆叠件的相对侧上与有源区相通的第一电接触件，该第一电接触件在栅极堆叠件的第一维度上提供电短路；以及在栅极堆叠件的相对侧上与有源区相通的第...

本发明公开了一种半导体存储器，该半导体存储器包括第一导电层和第二导电层，所述第一导电层包括连接到第一位单元的第一对位线，所述第二导电层包括与连接到述第一位单元的第二对位线。所述第一导电层和所述第二导电层在纵向彼此分开。本发明还公开了用于...

一种制造三维集成电路的方法，包括：提供晶圆叠层，其中，将多个半导体管芯安装在第一半导体管芯上方；将模塑料层形成在第一半导体管芯的第一面上方，其中，将多个半导体管芯内嵌在模塑料层中。方法进一步包括：研磨第一半导体管芯的第二面直到暴露多个通...

一种制造半导体器件的方法，该方法包括：提供具有第一开口和第二开口的半导体衬底。介电层形成在该衬底上。蚀刻停止层形成在第一开口中的介电层上。然后，将功函层形成在蚀刻停止层上并且将填充金属设置在该功函层上以填充第一开口。本发明还提供了一种栅...

本发明公开了一种具有金属栅极的半导体器件。器件包括：半导体衬底，位于半导体衬底上方的源极部件和漏极部件，以及位于半导体衬底上方并且设置在源极部件和漏极部件之间的栅叠层。栅叠层包括：界面层(IL)，形成在半导体衬底上方的高k(HK)介电层...

本发明公开了一种单晶圆蚀刻装置和在单晶圆装置中实施的各种方法。在实例中，在单晶圆蚀刻装置中蚀刻氮化硅层包括：将磷酸加热至第一温度；将硫酸加热至第二温度；将经过加热的磷酸和经过加热的硫酸混合；将磷酸/硫酸混合物加热至第三温度；以及利用经过...

本发明公开了一种使用溅射和蒸发功能形成硫族化合物半导体材料的方法和系统，所述方法和系统实现了来自靶的金属前体材料和来自Se基生成系统的Se基的同时沉积。Se基生成系统包括产生Se蒸汽的蒸发器和使用等离子体生成Se基通量的等离子腔室。可以...

本发明公开了一种制造半导体器件的方法，该方法包括在硅衬底的第一表面和第二表面上方形成第一介电层，第一表面和第二表面为相对的表面。第一介电层的第一部分覆盖衬底的第一表面，并且第一介电层的第二部分覆盖衬底的第二表面。该方法包括形成从第一表面...

本发明公开了束监控器件、方法和系统。一种示例性束监控器件包括一维(1D)轮廓仪。该1D轮廓仪包括具有绝缘材料和导电材料的法拉第件。该束监控器件进一步包括二维(2D)轮廓仪。该2D轮廓仪包括具有绝缘材料和导电材料的多个法拉第件。该束监控器...

本发明提供了用于制造半导体器件的装置。该装置包括用于对晶圆实施抛光工艺的抛光头。该装置包括可旋转地连接至抛光头的保持环。保持环可用于紧固将被抛光的晶圆。该装置包括位于保持环内的软材料部件。软材料部件比硅软。软材料部件用于在抛光工艺期间研...

本发明提供了一种清洗半导体晶圆的方法和装置。在该方法的实施例中，提供了单晶圆清洗装置并且将晶圆设置在该装置中。将第一化学喷剂分布到晶圆的正面上。在分布第一化学喷剂的同时清洗晶圆的背面。清洗背面可以包括刷子和清洗液喷剂。还描述了一种用于清...

本发明公开的一种蚀刻方法包括：用等离子体腔室的第一直流偏压蚀刻氧化物层，用等离子体腔室的第二直流偏压去除光刻胶层，以及用等离子体腔室的第三直流偏压蚀刻穿过衬膜。为了减少在等离子体腔室壁上的铜沉积，将第三直流偏压设置成小于第一直流偏压和第...

本发明涉及一种集成电路结构，包括设置在中介层上的第一集成电路器件和第二集成电路器件。每个集成电路器件中都具有与内部ESD总线连接的静电放电(ESD)保护电路。第一和第二集成电路器件通过中介层相互通信。为了向集成电路器件提供交叉器件的ES...

本发明公开的是半导体器件部件及方法。在一个实施例中，半导体器件部件包括导电部分，该导电部分具有第一表面、与第一表面相对的第二表面、第一端部、以及与第一端部相对的第二端部。第一通孔在第一端部处与导电部分的第二表面相连接。第二通孔在第二端部...

一种器件包括接合至衬底的芯片。该芯片包括：导电柱，该导电柱具有沿着导电柱的长轴测量的长度(L)和沿着导电柱的短轴测量的宽度(W)；以及衬底，该衬底包括导电迹线和位于导电迹线上面的掩模层，其中掩模层具有暴露出一部分导电迹线的开口，其中，在...