本发明提供了具有平衡的金属密度和阻焊层密度的衬底设计。一种封装件，包括封装衬底，封装衬底包括选自由核心和中间金属层组成的组的中间层、覆盖在中间层上面的顶部金属层和位于中间层下面的底部金属层。覆盖在中间层上面的所有金属层具有第一总金属密度...

本发明提供了一种具有电流增益的超高静电放电保护器件。一种被配置为增大电流增益的半导体器件包括具有第一导电类型的半导体衬底。该器件还包括具有第二导电类型的第一半导体区。该器件还包括位于第一半导体区中并具有第一导电类型的第二半导体区。该器件...

本发明涉及半导体器件及其选择性加热，提供了一种或多种半导体器件、阵列布置及其形成方法。该半导体器件包括离子感测器件和接近离子感测器件的加热元件。离子感测器件具有有源区域，其包括源极、漏极、和位于源极和漏极之间的沟道。离子感测器件也具有位...

本发明的器件包括连接在位线电压节点和接地节点之间的晶体管开关，以及连接至晶体管开关的栅极节点的升压信号电路，其中，该升压信号电路提供响应于写入使能信号的升压信号。该器件还包括第一延迟元件和与该第一延迟元件串联的第一电容器。第一电容器具有...

本发明公开了三维导线的装置和方法，所述装置包括：第一层级中的第一存储列段，第二层级中的第二存储列段，以及将第一存储列段连接至第二存储列段的导线。在一些实施例中，导线在第一层级中设置在存储列的第一侧上和在第二层级中设置在存储列的第二侧上。

一种封装件包括第一封装组件和第二封装组件。第一封装组件包括位于第一封装组件的表面处的第一金属导线和第二金属导线。第二金属导线平行于第一金属导线。第二金属导线包括具有第一宽度的窄金属导线部分和具有大于第一宽度的第二宽度的宽金属导线部分，宽...

本发明提供了一种在不同半导体器件层上具有不同电路功能的多层半导体器件结构。半导体结构包括在块状衬底上所制造的第一半导体器件层。第一半导体器件层包括用于执行第一电路功能的第一半导体器件。第一半导体器件层包括不同材料的图案化顶面。半导体结构...

配置本发明的一种器件以提供低压降调节。放大器级包括：第一晶体管以及第二晶体管，其中，第一晶体管电连接至器件的输出端的。镜像电流源包括：第三晶体管以及第四晶体管，第三晶体管电连接至第二晶体管；第四晶体管电连接至第三晶体管。辅助电流源的控制...

本发明提供了一种具有多个半导体器件层的半导体结构。该半导体结构包括第一掩埋氧化物和制造在第一掩埋氧化物之上的第一半导体器件层。第一半导体器件层包括图案化的顶面。包括绝缘体材料的毯式层制造在图案化的表面上方。该半导体结构还包括接合至毯式层...

本发明提供了用于制造半导体器件结构的系统和方法。一个示例性半导体器件结构包括第一器件层和形成在第一器件层上的第二器件层。第一器件层形成在衬底上，且包括配置为传导第一电流的第一沟道结构，第一沟道结构包括能够承受第一加工温度的第一材料。第二...

本发明提供了半导体器件及其形成方法。提供了一种具有位于介电层上方的凸块下金属层(UBM)的半导体器件。UBM具有配置为偏离UBM的中心点的沟槽。沟槽中心到UBM的边缘之间的距离大于沟槽中心到UBM的相对边缘之间的距离。探针配置为接触UB...

半导体布置包括阱区和设置在阱区内的第一区域。第一区域包括第一导电类型。半导体布置包括在第一区域的第一侧上设置在阱区之上的第一栅极。第一栅极包括背离阱区的第一顶面。第一顶面具有第一顶面积。半导体布置包括设置在第一栅极之上的第一栅极接触件。...

本发明提供了一种制造具有多个半导体器件层的半导体结构的方法。该方法包括：提供块状衬底和在块状衬底上生长第一沟道材料，其中，沟道材料的晶格常数与块状衬底的晶格常数不同以将应变引入沟道材料。该方法还包括：在具有应变的第一沟道材料的块状衬底上...

本发明提供了一种多层半导体器件结构，其包括：第一掩埋氧化物和在掩埋氧化物之上制造的第一半导体器件层。第一半导体器件层包括图案化的顶面。图案化的顶面包括绝缘材料和导体材料。绝缘材料的表面图案密度大于40％。多层半导体器件结构还包括：接合至...

本发明提供一种半导体结构，该半导体结构包括：一基材，具有一接触垫形成于其上；以及一聚合物层位于该基材上，该聚合物层被圖案化以暴露至少一部分的该接触垫，该聚合物层的钛表面污染物小于约1％、氟表面污染物小于约1％、锡表面污染物小于约1.5％...

本发明提供了为原子层沉积（ALD）工艺供应前体材料的系统和方法。气体供给部将一种或多种前体材料提供给沉积室。沉积室通过输入管线接收一种或多种前体材料。气体循环系统连接至沉积室的输出管线。气体循环系统包括气体成分检测系统，该气体成分检测系...

本发明涉及一种元件的制造方法。提供基底，包括多个芯片，芯片间是以切割线区域分隔，其中基底上至少形成一结构层。以黄光光刻和蚀刻工艺移除切割线区域中的部分结构层，形成多个开口。沿着切割线区域切割基底。在另一个实施例中，提供第一基底，其中第一...

本发明提供了一种诸如FET感测单元的器件，该器件包括位于衬底上方的第一介电层，位于第一介电层上方的有源层，位于有源层中的源极区，位于有源层中的漏极区，在有源层中介于源极区和漏极区之间的沟道区，位于沟道区上方的感测膜，位于有源层上方的第二...

本发明涉及用于形成金属‑绝缘体‑金属(MIM)电容器结构的机制。提供了用于形成具有金属‑绝缘体‑金属(MIM)电容器结构的半导体器件的机制的实施例。MIM电容器结构包括：衬底、和形成在衬底上的MIM电容器。MIM电容器包括形成在衬底上方...

本发明提供一种掩模的制造方法。该方法包括下列步骤：提供一透明基板，该透明基板具有位于基板上方的第一衰减层以及位于第一衰减层上的第一图像层；在写入模式下使用第一辐射能量对第一图像层进行第一曝光步骤；对第一衰减层进行第一蚀刻步骤；对透明基板...