本发明提供了一种形成目标图案的方法，包括：在使用第一掩模在衬底上方形成多条线，以及在衬底上方、多条线上方和多条线的侧壁上形成间隔件层。该方法进一步包括去除间隔件层的至少一部分以暴露多条线和衬底。该方法进一步包括收缩设置在多条线的侧壁上的...

本发明公开一种制造鳍式场效应晶体管（FinFET）器件的方法。在衬底上形成多个芯轴部件。沿着芯轴部件的侧壁形成第一间隔件且沿着第一间隔件的侧壁形成第二间隔件。两个相邻的背对背的第二间隔件在衬底的第一区域中以间隙间隔开且在衬底的第二区域中...

本发明公开了远紫外线光刻(EUVL)的系统。该系统包括具有反射式相移光栅块(PhSGB)的掩模。该系统还包括照射装置以曝光掩模从而产生来自掩模的得到的反射光。得到的反射光主要包含衍射光。该系统还具有投影光学系统以收集并导向得到的反射光从...

本发明提供了一种设计基于鳍式场效应晶体管(FinFET)的电路的方法及其实施系统。设计基于鳍式场效应晶体管(FinFET)的电路的方法，包括：使用处理器，基于性能规范设计第一电路原理图设计，第一电路原理图设计不包括人工元件，人工元件用于...

本发明公开了半导体器件设计方法和导电凸块图案增强方法。在一些实施例中，设计半导体器件的方法包括：设计导电凸块图案设计；以及对导电凸块图案设计执行导电凸块图案增强算法以产生增强的导电凸块图案设计。基于增强的导电凸块图案设计来设计布线图案。...

本发明根据一些实施例提供了一种封装件结构和用于形成封装件结构的方法。该封装件结构包括半导体管芯和部分或全部密封半导体管芯的模塑料。该封装件结构还包括位于模塑料中的贯通封装过孔。该封装件结构还包括位于贯通封装过孔和模塑料之间的界面层。该界...

本发明提供了一种用于具有荧光检测的化学机械平坦化的系统和方法。提供了用于对物品实施化学机械平坦化的系统和方法。一种用于对物品实施化学机械平坦化的示例性系统包括：配置为对物品实施化学机械平坦化(CMP)的抛光头；配置为支撑该物品的抛光垫；...

一种低EUV反射率掩模包括低热膨胀材料(LTEM)层，位于第一区中的LTEM层上方的低EUV反射率(LEUVR)多层，位于第二区中的LTEM层上方的高EUV反射率(HEUVR)多层以及位于LEUVR多层和HEUVR多层上方的图案化的吸收...

本发明的方法包括实施双重图案化工艺以形成第一芯轴、第二芯轴和第三芯轴，其中，第二芯轴位于第一芯轴和第三芯轴之间，以及蚀刻第二芯轴以将第二芯轴切割成第四芯轴和第五芯轴，其中，通过开口将第四芯轴与第五芯轴分隔开。在第一芯轴、第三芯轴、第四芯...

一种装置包括具有多个电器件的衬底。形成在衬底的第一侧上的互连结构使电器件互连。伪TSV的每个延伸穿过衬底且在衬底的第二侧上形成对准掩模。功能TSV的每个延伸穿过衬底且电连接至电器件。形成在衬底的第二侧上的重分布层（RDL）使伪TSV中的...

一种器件包括第一半导体层，和位于第一半导体层上方的第二半导体层。第一半导体层和第二半导体层包括不同的材料。半导体区位于第二半导体层上面并且与第二半导体层接触，其中，半导体区的底面与第二半导体层的第一顶面接触。半导体区和第二半导体层包括不...

本发明提供了FEOL/MOL/BEOL中的不同缩放比率。本发明涉及一种通过以不同缩放比率对初始IC设计的FEOL和BEOL进行缩放来生成缩放集成芯片设计的方法，及其相关设备。在一些实施例中，通过形成集成芯片的图示的初始集成芯片（IC）设...

本发明提供了用于存储单元的三维（3-D）写辅助方案。一种集成电路包括存储单元阵列和写逻辑单元阵列。集成电路还包括写地址解码器，写地址解码器包括多个写输出端。写逻辑单元阵列电连接至多个写输出端。写逻辑单元阵列电连接至存储单元阵列。写逻辑单...

本发明提供了半导体器件及其制造方法。一种半导体器件包括管芯、设置为邻近管芯的导电柱以及包围导电柱和管芯的模塑件，模塑件包括从导电柱的侧壁凸出并且设置在导电柱的顶面上的凸部。另外，一种制造半导体器件的方法包括设置管芯，邻近管芯设置导电柱，...

本发明提供了一种半导体器件，该半导体器件包括具有表面的衬底、设置在衬底的表面上的多个焊盘，多个焊盘包括非焊料掩模限定(NSMD)焊盘和焊料掩模限定(SMD)焊盘，并且NSMD焊盘布置在预定位置处。此外，一种制造半导体器件的方法包括：提供...

本发明提供一种发光二极管(LED)及其形成方法。本发明的LED包括一基底、一堆叠的LED结构以及多个底部电极。LED结构包括：一缓冲/成核层形成于基底之上且包括分布布拉格反射镜，一活性层，以及一顶部接触层。一第一接触III族-氮化物层设...

一种集成电路器件包括：形成在衬底上方的电阻式随机存取存储器(RRAM)单元。RRAM单元包括具有上表面的顶电极。阻挡层覆盖上表面的一部分。通孔延伸在电介质的基质内的顶电极之上。顶电极的上表面包括与阻挡层交界的区域和与通孔交界的区域。与通...

本发明揭示一种集成电路结构及其形成方法，以在集成电路中提供内连线所需的绝缘结构。本发明一实施例的集成电路结构含有基板，其上具有两个相邻的内连线结构。盖层对准并形成于每一内连线结构上。侧壁物形成于每一内连线结构的相对两侧上，且气隙形成于内...

本发明提供了用于设计半导体器件布局的系统和方法。例如，接收与半导体器件相关的包括多个目标部件的初始布局。确定将要插入初始布局内的一个或多个伪部件。至少部分地基于一个或多个掩模分配规则，将目标部件和伪部件分配至多个掩模。产生用于制造半导体...

除了其他方面，提供了用于便于对单端口存储器件进行存取操作的一种或多种技术或者系统。在系统时钟的单时钟周期期间对单端口存储器件（诸如SPSRAM的6晶体管位单元阵列）进行多次存取操作。在一个实施例中，封装控制器基于系统时钟的上升沿在系统时...