用于存储单元的三维（3-D）写辅助方案制造技术

本发明专利技术提供了用于存储单元的三维（3-D）写辅助方案。一种集成电路包括存储单元阵列和写逻辑单元阵列。集成电路还包括写地址解码器，写地址解码器包括多个写输出端。写逻辑单元阵列电连接至多个写输出端。写逻辑单元阵列电连接至存储单元阵列。写逻辑单元阵列被配置为设置存储单元的工作电压。

【技术实现步骤摘要】

【技术保护点】
一种集成电路，包括：存储单元的阵列；写地址解码器，包括多个写输出端；以及写逻辑单元的阵列，其中：所述写逻辑单元的阵列电连接至所述多个写输出端；所述写逻辑单元的阵列电连接至所述存储单元的阵列；以及所述写逻辑单元的阵列被配置为设置所述存储单元的工作电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：邱志杰，黄家恩，吴福安，黄毅函，杨荣平，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71