本发明提供了半导体封装件，包括半导体管芯和衬底，衬底具有电耦接至半导体管芯的第一表面和与第一表面相对的第二表面。第一表面包括具有多个置放焊盘的核心区域以及围绕核心区域并且具有多条置放迹线的外围区域。置放焊盘的间距为约55μm至约280μ...

本发明的实施例包括半导体封装件及其形成方法。一个实施例为一种方法，包括：形成第一管芯封装件，第一管芯封装件包括第一管芯、第一电连接件和第一再分布层，第一再分布层连接至第一管芯和第一电连接件；在第一管芯封装件上方形成底部填充物；图案化底部...

本发明公开了一种互连结构和形成互连结构的方法。互连结构包括位于衬底上方的接触层；位于接触层上方的介电层，其中，介电层具有开口，开口暴露接触层的部分；位于接触层的暴露部分上方的硅化物层；沿着开口的侧壁的阻挡层；位于阻挡层上方的合金层；位于...

本发明提供了一种用于单元行设计的后布局邻接处理。在实施例中，将第一单元和第二单元放置在第一单元行中以及将第三单元和第四单元放置至第二单元行内。在放置之后分析将电源和接地轨连接至下面的结构的通孔以确定这些通孔是否可以合并或完全去除。通过合...

本发明提供了鳍式场效应晶体管(FinFET)器件的实施例，该器件包括位于衬底上方的应变松弛缓冲(SRB)堆叠件、设置在SRB堆叠件上方的第一鳍结构以及沿着第二SRB层的部分和第一鳍结构的第一半导体材料层延伸的衬垫层。本发明涉及用于Fin...

本发明提供了双镶嵌结构的结构和形成方法。提供了半导体器件结构的结构和形成方法。该半导体器件结构包括半导体衬底和位于半导体衬底上方的导电部件。该半导体器件结构还包括位于导电部件和半导体衬底上方的介电层和位于介电层中的通孔。通孔具有椭圆形的...

本发明提供了一种用于电器件(诸如，DRAM存储单元)的嵌入式晶体管及其制造方法。沟槽形成在衬底中并且栅介质和栅电极形成在衬底的沟槽内。源极/漏极区形成在位于沟槽的相对两侧的衬底中。在实施例中，源极/漏极区的一个连接至存储节点而源极/漏极...

本发明公开了用于带电粒子多束光刻系统的装置。该装置包括多个带电粒子双合透镜，每个双合透镜均具有第一孔径并且均配置为缩小入射在第一孔径上的细光束，从而产生缩小的细光束。该装置还包括多个带电粒子透镜，每个带电粒子透镜均与带电粒子双合透镜中的...

本发明提供了图像传感器和用于形成图像传感器的方法。该图像传感器包括：衬底，并且该衬底包括像素区、外围区和边界区，并且边界区形成在像素区和外围区之间。该图像传感器还包括形成在像素区中的第一栅极堆叠件结构以及形成在外围区中的第二栅极堆叠件结...

本发明提供了结构和用于在多栅极器件结构内实现高压器件的方法。该结构包括衬底和嵌入式鳍隔离区，衬底具有从衬底延伸的鳍。在一些实例中，嵌入式鳍隔离区包括STI区。在一些实施例中，嵌入式鳍隔离区将鳍的第一部分与鳍的第二部分分隔开。同样，在一些...

本发明提供了一种方法，该方法包括形成金属氧化物半导体场效应晶体管(MOSFET)。该方法包括实施注入以形成邻近MOSFET的栅电极的预非晶化注入(PAI)区，在PAI区上方形成应变覆盖层，以及对应变覆盖层和PAI区实施退火以形成位错平面...

本发明提供一种形成装置的方法，包括进行第一电镀工艺以形成第一金属元件，以及在活化处理溶液中对第一金属元件的表面进行活化处理，其中活化处理溶液包括在去离子(DI)水中的处理剂。在进行活化处理步骤后，进行第二电镀工艺以形成第二金属元件并与第...

本发明公开了具有U形FinFET的半导体器件及其形成方法。半导体器件包括：衬底和位于衬底上方的鳍，其中，鳍在顶视图中具有U形并且具有第一臂部和第二臂部以及连接第一臂部和第二臂部的桥部。该半导体器件还包括位于衬底上方的第一栅极，第一栅极在...

本发明提供一种集成电路结构。上述集成电路结构包括一阱区，其具有一第一导电类型。一射极，其具有相反于上述第一导电类型的一第二导电类型，上述射极位于上述阱区上方。一集极，其具有上述第二导电类型，上述集极位于上述阱区上方，且大体上环绕上述射极...

本发明提供了半导体结构，包括：衬底，衬底包括第一有源区、第二有源区以及设置在第一有源区和第二有源区之间的隔离件；多个栅极，设置在衬底上方并且包括延伸在第一有源区、隔离件和第二有源区上方的第一栅极以及位于第一有源区和第二有源区上方的第二栅...

本发明公开了一种器件生成方法和装置，该方法包括：接收用户输入的器件特征；在预先配置有多个器件与器件参数之间的对应关系的数据库中查找进行查找，确定器件参数与输入的器件特征相匹配的器件；根据确定的器件的器件参数，生成器件。本发明通过根据用户...

本发明提供了一种半导体结构，包括：具有顶面的衬底；位于衬底上方的栅极，栅极包括邻近顶面的基脚区，基脚区包括在顶面之上的低于10nm的高度处横向测量的基脚长度；以及围绕栅极的侧壁的间隔件，间隔件包括在顶面之上的从约10nm至约200nm的...

本发明提供了具有通孔的堆叠结构上的缓冲层。一种结构包括第一和第二衬底、第一和第二应力缓冲层和钝化后互连(PPI)结构。第一和第二衬底包括第一和第二半导体衬底以及分别位于所述第一和第二半导体衬底上的第一和第二互连结构。第二互连结构位于第二...

本发明公开了一种半导体器件及其制造方法。在一些实施例中，一种制造半导体器件的方法包括：提供具有凹槽和衬垫凹槽的介电层的工件；在凹槽内形成导电结构，其中，导电结构部分地填充凹槽；以及使介电层凹进，其中，在凹进之后，凹进的介电层的顶面设置在...

本发明提供了用于集成电路的布局设计的系统和方法。一种用于集成电路的布局设计的系统和方法以及一种集成电路。该方法包括将第一掩模图案的所有导电线路沿第一方向布置，其中，第一掩模图案的导电线路位于第一导电层中。该方法还包括将第二掩模图案的所有...