本发明描述了半导体器件及其形成方法。实施例是包括衬底上的焊盘的一种器件。钝化膜位于衬底上并且覆盖焊盘的至少部分。第一导电部件位于焊盘上并且具有平坦顶面，其中第一导电部件具有从焊盘至第一导电部件的平坦顶面测得的第一高度。第二导电部件位于钝...

本发明提供了一种具有堆叠栅格偏移的背照式(BSI)图像传感器。像素传感器布置在半导体衬底内。金属栅格部分布置在像素传感器上方并且该金属栅格部分中具有金属栅格开口。金属栅格开口的中心横向偏移于像素传感器的中心。介电栅格部分布置在金属栅格上...

半导体结构包括衬底和源极/漏极(S/D)结。S/D结与衬底相关并且包括半导体材料，该半导体材料包括锗并且半导体材料的锗的组分百分比介于约50％和约95％之间。本发明的实施例还涉及用于使用微波辐射的掺杂剂活化的方法和系统。

一种方法包括在载体上方形成粘合层，在粘合层上方形成牺牲层，在牺牲层上方形成通孔，以及在牺牲层上方放置器件管芯。该方法还包括模制和平坦化器件管芯和通孔，通过去除粘合层使载体脱粘，以及去除牺牲层。本发明的实施例还涉及扇出互连结构及其形成方法。

本发明提供了一种形成半导体器件的方法，方法包括在位于衬底上方的第一介电层中形成下线圈片段，在下线圈片段和第一介电层上方形成第二介电层，各向异性蚀刻第二介电层的顶部以在下线圈片段上方形成开口，在开口中沉积磁性材料以形成磁芯，在磁芯和第二介...

本发明涉及具有设置在金属栅格的侧壁之间的滤色器的BSI图像传感器和形成方法。在一些实施例中，BSI图像传感器具有位于半导体衬底内的像素传感器，和位于像素传感器上面的介电材料层。金属栅格通过介电材料层与半导体衬底分隔开，以及堆叠栅格布置在...

本发明涉及一种半导体器件，包括：设置在所述半导体器件的边缘附近的边缘有源单元，其中所述边缘有源单元包括多个指状件；朝向所述半导体器件的中心部分的与所述边缘有源单元邻近的内部有源单元，其中，所述内部有源单元包括多个指状件并且所述边缘有源单...

本发明提供了一种半导体结构及其形成方法。半导体结构包括：衬底和形成在衬底上方的栅极结构。栅极结构包括：形成在衬底上方的栅极介电层和形成在栅极介电层上方的覆盖层。该栅极结构还包括形成在覆盖层上方的覆盖氧化物层和形成在覆盖氧化物层上方的功函...

半导体结构包括：衬底，包括第一侧、与第一侧相对的第二侧和位于第二侧上方的器件层；以及导电通孔，延伸穿过衬底并且包括邻近第一侧的第一部分和邻近器件层的第二部分，其中，导电通孔包括位于第一部分和第二部分之间的界面，第一部分的平均颗粒尺寸与第...

一种升压器件。本发明公开了一种包括驱动器电路和控制电路的器件。驱动器电路被配置为根据输入信号提供输出信号，并且在第一电压和第二电压下工作。驱动器电路包括被配置为对输出信号的电压电平分别进行上拉和下拉的上拉单元和下拉单元。控制电路被配置为...

本公开提供半导体装置的制造方法，包括：以具有一第一pH值的一含硅材料层涂布一表面；提供一清洗液以清洗涂布后的该表面，其中该清洗液包括混合一溶剂溶液的一碱性化合物，其中该清洗液具有大于该第一pH值的一第二pH值，且该含硅材料层在该第二pH...

本发明提供一种闪烁噪声测量电路，包括第一部分。第一部分包括串联连接的多个第一级。第一部分包括：第一反馈开关元件，被配置为将多个第一级的输出选择性地反馈至多个第一级的输入端。第一部分包括第一部分连接开关元件。闪烁噪声测量电路包括连接至第一...

本发明提供一种闪烁噪声测量电路，包括第一部分。第一部分包括串联连接的多个第一级。第一部分包括：第一反馈开关元件，被配置为将多个第一级的输出选择性地反馈至多个第一级的输入端。第一部分包括第一部分连接开关元件。闪烁噪声测量电路包括连接至第一...

本发明公开了存储器件及其操作方法。公开的器件，包括第一存储器模块和第二存储器模块。将第一存储器模块配置为根据第一控制信号的第一相位输出数据信号。第二存储器模块连接至第一存储器模块，并且第二存储器模块包括锁存器和非竞争锁存器。将锁存器配置...

本发明公开了存储器件及其操作方法。公开的器件，包括第一存储器模块和第二存储器模块。将第一存储器模块配置为根据第一控制信号的第一相位输出数据信号。第二存储器模块连接至第一存储器模块，并且第二存储器模块包括锁存器和非竞争锁存器。将锁存器配置...

本发明提供了一种制造半导体器件的方法。该方法包括：提供其上设置有介电质的衬底，其中，介电质具有通过多个暴露的表面而形成的凹槽；在多个暴露的表面上形成导电膜；向凹槽施加表面剂，使得表面剂粘附于导电膜的一部分；将衬底浸于包括金属离子的电镀溶...

本发明实施例涉及一种自对准分裂栅极存储单元和相关的方法。自对准分裂栅极存储单元具有存储栅极，存储栅极具有平坦的顶面。存储栅极间隔件直接布置在存储栅极之上，存储栅极间隔件的横向尺寸小于存储栅极的横向尺寸。存储栅极间隔件具有沿着电荷捕获层的...

p-型半导体Fin FET器件包括设置在衬底上方的鳍结构。鳍结构包括沟道层。Fin FET器件还包括栅极结构，栅极结构包括栅电极层和栅极介电层，栅极结构覆盖鳍结构的部分。侧壁绝缘层设置在栅电极层的两个主要侧面上方。Fin FET器件包括...

本发明提供了用于制造嵌入式闪存器件的方法。存储和逻辑浅沟槽隔离(STI)区分别延伸至衬底的存储区和逻辑区内。存储和逻辑STI区的上表面大约与位于衬底上面的焊盘层的上表面共面。在逻辑区上面形成覆盖层。对焊盘层实施第一蚀刻以暴露出存储STI...

本发明提供了一种示例性半导体器件，包括：第一导电部件，位于介电层中；以及第二导电部件，位于介电层上方并电连接至第一导电部件。第二导电部件包括双镶嵌结构，并且还包括：顶部，位于第二导电部件的导线部分和通孔部分内；和底部，位于第二导电部件的...