本发明提供了一种极紫外(EUV)光刻工艺。该工艺包括：将晶圆加载至具有EUV源的EUV光刻系统；根据曝光剂量和EUV源的等离子体状态来确定剂量裕度；以及使用曝光剂量和剂量裕度，通过来自EUV源的EUV光来对晶圆执行光刻曝光工艺。本发明还...

一种储料器，包括：存储架、输出中继架、第一起货设备、输出架、第二起货设备和控制器。存储架具有多个存储空间。输出中继架具有多个第一输出中继空间。输出架具有输出空间。控制器配置为根据限定第一晶圆载体的高优先权的传递命令驱动第一起货设备以将存...

提供了半导体器件结构。半导体器件结构包括衬底。半导体器件结构包括位于衬底上方的介电层。介电层具有沟槽。半导体器件结构包括位于沟槽中的导线。导线具有第一端部和第二端部。第一端部面向衬底。第二端部背向远离衬底。第一端部的第一宽度大于第二端部...

本发明的实施例提供一种时钟生成电路，包括两相不重叠时钟生成电路、反相器和延时电路。两相不重叠时钟生成电路被配置为：基于非反相时钟信号和反相时钟信号来生成第一相位时钟信号和第二相位时钟信号。在时钟周期内的第一时间段和第二时间段期间，第一相...

本发明提供了一种基准电流源，包括跟踪电压生成器。跟踪电压生成器包括翻转栅极晶体管和第一晶体管，第一晶体管具有第一漏电流，其中第一晶体管以Vgs减去布置与翻转栅极晶体管连接。跟踪电压生成器还包括被配置为输出跟踪电压的输出节点；和连接至输出...

本发明公开了FinFET以及用于形成FinFET的方法。在方法中，在衬底中形成第一沟槽。然后在第一沟槽中形成第一隔离区。在第一隔离区之间外延生长外延区。通过在所述外延区中进行蚀刻来形成第二沟槽，形成多个鳍。在第二沟槽中形成第二隔离区。一...

本发明提供了一种用于背照式(BSI)像素传感器的半导体结构。光电二极管布置在半导体衬底内。金属栅格位于半导体衬底上面并且由金属栅格部分组成，金属栅格部分分别围绕光电二极管的外围，从而使得金属栅格内的第一开口分别位于光电二极管上面。低-n...

一种半导体器件包括：衬底，第一和第二源极/漏极区和栅极堆叠件。第一和第二源极/漏极区设置在衬底上。栅极堆叠件设置在衬底上方以覆盖第一和第二S/D区之间的沟道区。栅极堆叠件包括：设置在衬底上方的栅极介电层；以及设置在栅极介电层上并且配置为...

本发明提供了用于制造集成电路的光掩模和方法。光掩模包括：封闭在至少一个第一区域和至少一个第二区域中的多个主要部件，其中，第一区域包括单个主要部件并且第二区域包括多个主要部件；以及设置在第一区域和第二区域之间或者设置在第二区域之间的多个辅...

本发明提供了一种半导体器件，其包括位于半导体器件的栅极结构之上的介电层。半导体器件还包括导电互连件，其被配置成连接栅极结构和导电互连件之上的I/O区。半导体器件还包括设置在导电互连件和介电层之间的金属硅化物层，其中，金属硅化物是不同于导...

封装件包括器件管芯、具有沙漏轮廓的贯通孔和成型材料，在该成型材料中模制器件管芯和贯通孔，其中成型材料的顶面与器件管芯的顶面基本齐平。介电层覆盖成型材料和器件管芯。多条再分布线(RDL)延伸到介电层中，以电耦接至器件管芯和贯通孔。本发明还...

半导体制造中的结构至少包括第一周期性的非对称的部件和第二周期性的非对称的部件。第一部件包含多个周期性分布的第一元件。第一部件具有第一非对称的轮廓，使得当第一部件旋转180度时，第一部件不再具有相同的第一非对称的轮廓。第二部件包含多个周期...

本发明提供了具有非对称布局的电路。电路包括第一电压线、与第一电压线平行的第二电压线、介于第一电压线与第二电压线之间的位线。位线以设计规则所允许的最小距离与第一电压线分离。与到第二电压线的距离相比较，位线更靠近第一电压线。介于位线与第一电...

本发明一些实施例提供了一种封装件，封装件包括无机介电层和电容器。电容器包括：底部电极，底部电极的顶面与无机介电层的顶面接触；位于底部电极上方的绝缘体；以及位于绝缘体上方的顶部电极。封装件还包括覆盖电容器的聚合物层，聚合物层的部分与电容器...

封装件包括器件管芯，器件管芯包括位于器件管芯的顶面处的金属柱和位于金属柱的侧壁上的焊料区。模制材料环绕器件管芯，其中，模制材料的顶面与器件管芯的顶面基本齐平。介电层与模制材料和器件管芯重叠，其中介电层的底面与器件管芯的顶面和模制材料的顶...

本发明公开了半导体结构，包括第一层、金属层和第二层。第一层包括凹进表面。金属层位于凹进表面的部分之上。第二层位于金属层之上并且由凹进表面限定。第二层包括顶面、第一侧面和第二侧面。关于金属层的蚀刻剂的蚀刻速率大于关于第二层的蚀刻剂的蚀刻速...

本发明的实施例提供了一种半导体器件，包括衬底、第一栅极、第二栅极和绝缘结构。衬底包括第一鳍和第二鳍。第一栅极设置在第一鳍上方。第二栅极设置在第二鳍上方。在第一栅极与第二栅极之间形成间隙，并且间隙朝向衬底变得更宽。绝缘结构设置在间隙中。绝...

提供了具有复合覆盖层的电阻式随机存取存储器(RRAM)单元。氧化钽基层布置在底部电极层上方。复合覆盖层布置在氧化钽基层上方并且邻接氧化钽基层。复合覆盖层包括第一金属层和位于第一金属层上面的第二金属层。相比于第二金属层，第一金属层与氧化钽...

本发明的实施例提供了一种集成电路，包括衬底、衬底上方的第一导电路径、衬底上方的线圈结构以及与线圈结构电耦合的电压感测电路。第一导电路径配置为承载第一时变电流并且基于第一时变电流生成第一时变磁场。线圈结构通过第一时变磁场与第一导电路径磁性...

一种用于制造具有基本未掺杂的沟道区域的半导体器件的方法，包括：实施至衬底内的离子注入；在衬底上方沉积第一外延层；以及在第一外延层上方沉积第二外延层。在各个实例中，形成从衬底延伸的多个鳍。多个鳍中的每个都包括离子注入的衬底的部分、第一外延...