台湾积体电路制造股份有限公司专利技术

台湾积体电路制造股份有限公司共有17109项专利

  • 一种第一晶粒、半导体封装体与形成背侧硅穿孔结构的方法,半导体晶粒包含第一半导体基板、置于第一半导体基板的前侧上的第一互连结构、延伸贯穿第一半导体基板的第一基板穿孔结构、与置于第一基板穿孔结构与第一互连结构之间的第一保险丝结构,且第一保险...
  • 一种半导体结构及其形成的方法,形成半导体结构的方法包括形成第一介电层中的第一导电触点,该第一导电触点耦接至第一装置;以及形成该第一介电层中的第二导电触点,该第二导电触点耦接至第二装置。第一沟槽经形成于该第一介电层中,该第一沟槽具有第一深...
  • 本发明实施例公开制作半导体器件的方法。所述方法包括:在半导体器件上的第一器件区中形成晶体管器件;以及在半导体器件上的第二器件区中形成存储器器件,所述存储器器件连接到所述晶体管器件。在一些实施例中,形成存储器器件包括:形成第一位线;形成连...
  • 在一些实施例中,本公开涉及一种图像传感器,图像传感器包括:半导体衬底;多个光电二极管,设置在半导体衬底内;以及深沟槽隔离结构,将所述多个光电二极管彼此分隔且界定与所述多个光电二极管对应的多个像素区。所述多个像素区包括对光谱的第一区敏感的...
  • 一种用于处置半导体衬底的设备及方法。设备包括卡盘工作台以及第一柔性构件。卡盘工作台包括承载表面、在承载表面内的第一凹槽以及设置在承载表面下方的真空管道,并且卡盘工作台被配置成固持半导体衬底。第一柔性构件设置在第一凹槽内且包括从第一凹槽突...
  • 在一些实施例中,本公开涉及一种集成芯片,所述集成芯片包括配置在衬底之上的一个或多个内连线介电层。底部电极设置在导电结构之上且延伸穿过所述一个或多个内连线介电层。顶部电极设置在底部电极之上。铁电层设置在底部电极与顶部电极之间且接触底部电极...
  • 通过使来自第一金属结构的金属材料迁移到第一金属结构上方的介电层中的开口中,在诸如金属线的第一金属结构上方形成诸如金属插塞的第二金属结构。金属材料,可以是铜,是一种随着氧化而密度降低的类型。使用交替氧化和还原金属材料的气体诱导迁移。经过多...
  • 本发明的各个实施例涉及集成电路(IC)芯片,包括显示器像素,其中,底部电极与反射器是分开的并且相接。发光器件置于反射器的上面,并且顶部电极置于发光器件的上面。耦合结构从底部电极沿着反射器的一侧延伸到发光器件和反射器之间的界面以将底部电极...
  • 本公开总体涉及半导体器件及方法。实施例包括一种器件,其具有位于衬底上的纳米结构,纳米结构包括沟道区域。该器件还包括栅极电介质层,围绕每个纳米结构。该器件还包括第一功函数调整层,位于栅极电介质层上,该第一功函数调整层包括第一n型功函数金属...
  • 本申请涉及互连结构及其形成方法。一种制造互连结构的方法包括穿过电介质层形成开口。开口暴露第一导电特征的顶表面。该方法还包括在开口的侧壁上形成阻挡层,利用处理工艺钝化第一导电特征的暴露顶表面,在阻挡层之上形成衬里层,以及用导电材料填充开口...
  • 一种方法,包括:形成位于晶圆的互连结构上方的导电焊盘,形成位于导电焊盘上方的覆盖层,形成覆盖覆盖层的介电层,以及蚀刻介电层,以形成位于介电层中的开口。覆盖层暴露至开口。然后实施湿式清洁工艺至晶圆上。在湿式清洁工艺期间,覆盖层的顶面暴露至...
  • 一种静电放电(ESD)保护装置及器件及形成静电放电保护器件的方法。在一些实施例中,静电放电保护装置包括:多个晶体管,在前段(FEOL)工艺期间在半导体衬底上图案化;金属内连线,在后段(BEOL)工艺期间形成于多个晶体管的顶部上且配置成使...
  • 公开一种用于光学耦合的装置和方法。在一个实例中,所描述的装置包含:平面层;光栅区,包括布置在平面层中以形成二维光栅的散射元件阵列;第一锥形结构,形成在平面层中,以将光栅区的第一侧连接到第一波导,其中第一锥形结构的形状是对于垂直于平面层中...
  • 本公开的各种实施例涉及一种包括设置在衬底内的第一图像传感器元件及第二图像传感器元件的图像传感器器件。内连结构沿着衬底的前侧表面设置且包括多条导电配线、多个导通孔及第一吸收结构。第一图像传感器元件被配置成从处于第一波长范围内的电磁辐射产生...
  • 一种集成芯片,包含布置在衬底上方的第一晶体管和第二晶体管。第一晶体管包含在第一源极/漏极区与第二源极/漏极区之间延伸的多个第一沟道结构。第一栅极电极布置在第一沟道结构之间,且第一保护层布置在第一沟道结构中的最顶部第一沟道结构上方。第二晶...
  • 本公开涉及一种具有由隔离结构包围的外延沉积光二极管结构的图像传感器和相关联的形成方法。在一些实施例中,执行第一外延沉积工艺以在衬底上方形成第一掺杂EPI层。第一掺杂EPI层具有第一掺杂类型。随后,执行第二外延沉积工艺以在第一掺杂EPI层...
  • 半导体结构包括多层互连结构、钝化层、阻挡层和焊盘层。钝化层位于多层互连结构之上。阻挡层内衬钝化层的内侧壁、钝化层的顶面和多层互连结构的导线的顶面。阻挡层包括第一层、第二层、第三层和第四层。第一层是纳米晶相。第二层位于第一层之上并且是非晶...
  • 本公开的各种实施例针对一种FinFETMOS电容器。在一些实施例中,FinFETMOS电容器包括衬底和从衬底的上表面向上延伸的电容器鳍结构。电容器鳍结构包括通过伪沟道区域分开的成对的伪源极/漏极区域和跨在电容器鳍结构上的电容器栅极结构。...
  • 本发明实施例涉及用于对结构加工的机台及方法。对所述结构加工的机台包括:电子束镜筒、离子束镜筒、离子束掩模、处理器及控制器。所述电子束镜筒可对工件照射电子束以获得所述工件的电子束图像,而所述离子束镜筒可对所述工件照射离子束以获得所述工件的...
  • 本发明实施例提供了一种半导体结构,包括:集成电路管芯,具有前侧和与前侧相对的背侧,并且具有在前侧上的多个接触部件,集成电路管芯具有位于背侧上的晶种层;密封剂;第一再分布层,包括接触焊盘和接合焊盘,位于集成电路管芯的背侧上;第一绝缘层,位...