集成芯片及其形成方法技术

在一些实施例中，本公开涉及一种集成芯片，所述集成芯片包括配置在衬底之上的一个或多个内连线介电层。底部电极设置在导电结构之上且延伸穿过所述一个或多个内连线介电层。顶部电极设置在底部电极之上。铁电层设置在底部电极与顶部电极之间且接触底部电极及顶部电极。铁电层包括第一下部水平部分、第一上部水平部分及第一侧壁部分，所述第一上部水平部分配置在第一下部水平部分上方，所述第一侧壁部分将所述第一下部水平部分耦合到所述第一上部水平部分。部水平部分。部水平部分。

【技术实现步骤摘要】
集成芯片及其形成方法


[0001]本专利技术实施例涉及集成芯片及其形成方法。

技术介绍

[0002]许多现代电子装置包括非易失性存储器。非易失性存储器是能够在断电的情况下储存数据的电子存储器。有希望成为下一代非易失性存储器的候选存储器是使用金属
‑
铁电
‑
金属存储单元的铁电式随机存取存储器(ferroelectric random
‑
access memory，FeRAM)。因此，FeRAM具有相对简单的结构且与互补金属氧化物半导体(complementary metal
‑
oxide
‑
semiconductor，CMOS)逻辑制作工艺兼容。

技术实现思路

[0003]在一些实施例中，本公开涉及一种集成芯片，所述集成芯片包括：一个或多个内连线介电层，位于衬底之上；底部电极，设置在导电结构之上且延伸穿过所述一个或多个内连线介电层；顶部电极，设置在所述底部电极之上；以及铁电层，设置在所述底部电极与所述顶部电极之间且接触所述底部电极及所述顶部电极，其中所述铁电层包括第一下部水平部分、第一上部水平部分及第一侧壁部分，所述第一上部水平部分配置在所述第一下部水平部分上方，所述第一侧壁部分将所述第一下部水平部分耦合到所述第一上部水平部分。
[0004]在其他实施例中，本公开涉及一种集成芯片，所述集成芯片包括：内连线结构，配置在衬底之上且包括配置在内连线介电层内的内连线导电结构；以及金属
‑
铁电/>‑
金属(MFM)结构，配置在所述内连线结构内且包括底部电极层、顶部电极层以及铁电层，所述底部电极层延伸穿过所述内连线介电层中的至少一者以接触所述内连线导电结构中的第一内连线导电结构，所述顶部电极层配置在所述底部电极层之上且延伸穿过所述内连线介电层中的所述至少一者，其中所述内连线导电结构中的第二内连线导电结构配置在所述顶部电极层的上表面之上且耦合到所述顶部电极层的上表面，所述铁电层配置在所述底部电极层与所述顶部电极层之间，其中所述铁电层的第一部分在水平方向上直接配置在所述底部电极与所述顶部电极之间，其中所述铁电层的第二部分在垂直方向上直接配置在所述底部电极与所述顶部电极之间，且其中所述铁电层的所述第二部分配置在所述内连线介电层中的所述至少一者上方。
[0005]在又一些实施例中，本公开涉及一种形成集成芯片的方法，所述方法包括：在导电结构之上形成内连线介电层；在所述内连线介电层内形成开口，以暴露出所述导电结构的顶表面；在所述开口内形成第一金属层，第一金属层加衬于所述开口的外侧壁及下表面；在所述第一金属层之上形成铁电层，其中所述铁电层包括第一下部水平部分、第一上部水平部分及将所述第一下部水平部分耦合到所述第一上部水平部分的第一侧壁部分；在所述铁电层之上形成第二金属层，其中所述第二金属层填充所述开口的剩余部分；以及移除所述第一金属层的外围部分、所述铁电层的外围部分及所述第二金属层的外围部分，以形成金属
‑
铁电
‑
金属(MFM)结构，所述金属
‑
铁电
‑
金属(MFM)结构包括配置在底部电极与顶部电极
之间的铁电层。
附图说明
[0006]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意地增大或减小各种特征的尺寸。
[0007]图1示出集成芯片的一些实施例的剖视图，所述集成芯片包括配置在内连线结构内的金属
‑
铁电
‑
金属(metal
‑
ferroelectric
‑
metal，MFM)结构，其中MFM结构包括在顶部电极与底部电极之间在垂直方向及水平方向上延伸的铁电层。
[0008]图2至图6示出MFM结构的各种实施例的剖视图，所述MFM结构包括在垂直方向及水平方向上延伸且配置在顶部电极与底部电极之间的铁电层。
[0009]图7及图8示出包括MFM结构的集成芯片的一些其他实施例的剖视图，所述MFM结构包括延伸穿过多个内连线介电层且包括在垂直方向及水平方向上延伸并配置在顶部电极与底部电极之间的铁电层。
[0010]图9至图22示出形成MFM结构的方法的一些实施例的剖视图，所述MFM结构位于多个内连线介电层内且包括在垂直方向及水平方向上延伸的铁电层，以增加铁电层的长度而不牺牲装置密度。
[0011]图23示出与图9至图22中所示方法对应的方法的一些实施例的流程图。
具体实施方式
[0012]以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及配置的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，在以下说明中在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开内容可在各种实例中重复使用参考编号和/或字母。此种重复使用是出于简明及清晰的目的，而非自身表示所论述的各个实施例和/或配置之间的关系。
[0013]此外，为易于说明，本文中可能使用例如“在
…
之下(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。除图中所绘示的定向以外，所述空间相对性用语还旨在囊括装置在使用或操作中的不同定向。设备可具有其他定向(旋转90度或处于其他定向)，且本文中所用的空间相对性描述语可同样相应地加以解释。
[0014]一种金属
‑
铁电
‑
金属(MFM)结构包括配置在顶部电极与底部电极之间的铁电层。MFM结构可耦合到晶体管(例如，金属氧化物半导体场效应晶体管(metal
‑
oxide
‑
semiconductor field
‑
effect transistor，MOSFET))并由晶体管控制。由于铁电层的晶体结构能够在存在电场时改变，MFM
‑
MOSFET装置被配置成基于极化状态之间的可逆切换(reversible switching)过程来储存数据值。举例来说，在MFM单元中，施加到铁电层的负电压偏压可诱导原子转换到第一晶体结构定向中，所述第一晶体结构定向具有指示第一数
据值(例如，逻辑“1”)的第一电阻，而施加到铁电层的正电压偏压可诱导原子转换到第二晶体结构定向中，所述第二晶体结构定向具有指示第二数据值(例如，逻辑“0”)的第二电阻。
[0015]指示第一数据值(例如，逻辑“1”)的第一电阻值与指示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片，包括：一个或多个内连线介电层，位于衬底之上；底部电极，设置在导电结构之上且延伸穿过所述一个或多个内连线介电层；顶部电极，设置在所述底部电极之上；以及铁电层，设置在所述底部电极与所述顶部电极之间且接触所述底部电极及所述顶部电极，其中所述铁电层包括第一下部水平部分、第一上部水平部分及第一侧壁部分，所述第一上部水平部分配置在所述第一下部水平部分上方，所述第一侧壁部分将所述第一下部水平部分耦合到所述第一上部水平部分。2.根据权利要求1所述的集成芯片，其中所述底部电极耦合到下伏的晶体管装置的栅极电极。3.根据权利要求1所述的集成芯片，其中所述底部电极包括第二下部水平部分、第二上部水平部分及第二侧壁部分，所述第二侧壁部分将所述第二下部水平部分耦合到所述第二上部水平部分。4.根据权利要求1所述的集成芯片，其中所述顶部电极包括第三水平部分及突出部分，所述第三水平部分配置在所述铁电层的所述第一上部水平部分之上，所述突出部分从所述顶部电极的所述第三水平部分向下延伸以接触所述铁电层的所述第一下部水平部分及所述第一侧壁部分。5.根据权利要求1所述的集成芯片，还包括：内连线导电结构，配置在所述一个或多个内连线介电层内且在侧向上配置在所述底部电极、所述顶部电极及所述铁电层旁边，其中所述内连线导电结构具有在所述内连线导电结构的最顶表面与最底表面之间测量的第一高度，其中所述顶部电极的最顶表面与所述底部电极的最底表面之间的距离等于第二高度，且其中所述第二高度大于所述第一高度。6.根据权利要求1所述的集成芯片，其中所述第一侧壁部分的最外侧壁通过圆角耦合到所述第一下部水平部分的最底表面。7.根据权利要求1所述的集成芯片，其中所述第一侧壁部分的最外侧壁通过大于90度的角度耦合到所述第一下部水平部分的最底表面。8.根据权利要求1所述的集成芯片，其中所述第一下部水平...

【专利技术属性】
技术研发人员：金海光，卫怡扬，李璧伸，江法伸，匡训冲，蔡正原，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：