集成芯片制造技术

本发明专利技术一些实施例关于集成芯片，其包括第一导电结构配置于基板上。存储层配置于第一导电结构上与第二导电结构下并包含铁电材料。退火的晶种层配置于第一导电结构与第二导电结构之间并直接位于存储层的第一侧上。含有斜方晶相的结晶结构量大于约35％。晶相的结晶结构量大于约35％。晶相的结晶结构量大于约35％。

integrated chip

【技术实现步骤摘要】
集成芯片


[0001]本专利技术实施例关于集成芯片，更特别关于提高存储层中斜方晶相比例的方法。

技术介绍

[0002]许多现代电子装置包括非易失性存储器。非易失性存储器可在无电力的状况下存储数据。次世代的非易失性存储器的有力候选者为铁电随机存取存储器。铁电随机存取存储器具有相对简单的结构，且可与互补式金属氧化物半导体逻辑与薄膜晶体管的制作制程相容。

技术实现思路

[0003]本专利技术一些实施例关于集成芯片，其包括：第一导电结构，配置于基板上；存储层，配置于第一导电结构上并包含铁电材料；第二导电结构，配置于存储层上；以及退火的晶种层，配置于第一导电结构与第二导电结构之间并直接位于存储层的第一侧上，其中含有斜方晶相的退火的晶种层的结晶结构量大于35％。
[0004]本专利技术另一实施例关于集成芯片的形成方法，其包括：形成第一导电层于基板上；形成晶种层于第一导电层上，其中晶种层包括多个相的结晶结构，且含有斜方晶相的晶种层的结晶结构％等于第一数值；进行退火制程以形成退火的晶种层，其中退火的晶种层包括多个相的结晶结构，含有斜方晶相的退火的晶种层的结晶结构％等于第二数值，且第二数值大于第一数值；形成存储层于退火的晶种层上；以及形成第二导电结构于存储层上。
[0005]本专利技术又一实施例关于集成芯片的形成方法，其包括：形成栅极于基板上；形成晶种层于栅极上；进行退火制程以形成退火的晶种层；形成存储层于退火的晶种层上；形成主动层于存储层上；以及形成源极接点与漏极接点于主动层上。
附图说明r/>[0006]图1是一些实施例中，含有退火的晶种层于存储层之下的场效晶体管铁电随机存取存储器的剖视图。
[0007]图2A至图2C是图1的一些其他实施例的剖视图，其中存储层包括多个存储材料层。
[0008]图3是一些实施例中，埋置于内连线结构中的场效晶体管铁电随机存取存储器的剖视图。
[0009]图4及图5是一些实施例中，含有直接接触存储层的退火的晶种层的金属铁电金属电容器的剖视图。
[0010]图6至图13、图14A至图14C、图15A至图15C、图16A至图16D、及图17至图19是一些实施例中，含有存储层配置于退火的晶种层上的场效晶体管铁电随机存取存储器的形成方法的多种图式。
[0011]图20是一些实施例中，对应图6至图13、图14A至图14C、图15A至图15C、图16A至图16D、及图17至图19的方法的流程图。
[0012]其中，附图标记说明如下：
[0013]p1：第一时段
[0014]t1：第一厚度
[0015]t2：第二厚度
[0016]t3：第三厚度
[0017]t4：第四厚度
[0018]100，200A，200B，200C，300，400，500，600，700，800，900，1100，1200，1400A，1500A，1700，1800，1900：剖视图
[0019]102：基板
[0020]104：介电层
[0021]106：栅极
[0022]108：退火的晶种层
[0023]110：存储层
[0024]112：主动层
[0025]114：内连线介电层
[0026]116：源极/漏极接点
[0027]202：第一存储材料层
[0028]204：第二存储材料层
[0029]302：内连线结构
[0030]304a：第一场效晶体管铁电随机随取存储器
[0031]304b：第二场效晶体管铁电随机随取存储器
[0032]306：蚀刻停止层
[0033]308：内连线线路
[0034]318：内连线接点
[0035]401：金属铁电金属电容器
[0036]402：晶体管装置
[0037]403：源极/漏极区
[0038]404：栅极介电层
[0039]408：底电极
[0040]410：顶电极
[0041]701：晶圆座
[0042]702：腔室外壳
[0043]708：第一气体输入管线
[0044]710：第一前驱物容器
[0045]712：惰气源
[0046]714：第二气体输入管线
[0047]716：氧源
[0048]717：气体排出管线
[0049]718：第二前驱物容器
[0050]720：第一前驱物板
[0051]722：第一固体前驱物
[0052]724：第二前驱物板
[0053]726：第二固体前驱物
[0054]728：第三固体前驱物
[0055]730：第三前驱物板
[0056]732：第三前驱物容器
[0057]734：门状结构
[0058]736：开关
[0059]738：温度控制电路
[0060]802，804，1102，1402，1404，1502，1504，1602，1604，1606，1608：箭头
[0061]806：晶种层
[0062]1000，1300，1400B，1400C，1500B，1500C，1600A.1600B，1600C，1600D：时序图
[0063]1002：说明
[0064]1004：第一峰值
[0065]1006：第二峰值
[0066]1008：第三峰值
[0067]1010：第一温度
[0068]1012：退火温度
[0069]1406：第四峰值
[0070]1408：第五峰值
[0071]1410：第六峰值
[0072]1506：第七峰值
[0073]1508：第八峰值
[0074]1610：第九峰值
[0075]1612：第十峰值
[0076]1614：第十一峰值
[0077]1616：第十二峰值
[0078]2000：方法
[0079]2002，2004，2006，2008，2010，2012：步骤
具体实施方式
[0080]下述详细描述可搭配图式说明，以利理解本专利技术的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
[0081]下述内容提供的不同实施例或实例可实施本专利技术的不同结构。下述特定构件与排列的实施例是用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本专利技术的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具
有相同标号的元件并不必然具有相同的对应关系。
[0082]此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片，包括：一第一导电结构，配置于一基板上；一存储层，配置于该第一导电结构上并包含一铁电材料；一第二导电结构，配置于该存储层上；以及一退火...

【专利技术属性】
技术研发人员：廖崧甫，黄彦杰，陈海清，林仲德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：