集成电路器件的接合结构及其形成方法技术

一种方法，包括：形成位于晶圆的互连结构上方的导电焊盘，形成位于导电焊盘上方的覆盖层，形成覆盖覆盖层的介电层，以及蚀刻介电层，以形成位于介电层中的开口。覆盖层暴露至开口。然后实施湿式清洁工艺至晶圆上。在湿式清洁工艺期间，覆盖层的顶面暴露至用于实施湿式清洁工艺的化学溶液。该方法还包括沉积延伸进入开口的导电的扩散势垒，以及沉积位于导电的扩散势垒上方的导电材料。本申请的实施例提供了集成电路器件的接合结构及其形成方法。了集成电路器件的接合结构及其形成方法。了集成电路器件的接合结构及其形成方法。

Bonding structure and forming method of integrated circuit devices

【技术实现步骤摘要】
集成电路器件的接合结构及其形成方法


[0001]本申请的实施例涉及集成电路器件的接合结构及其形成方法。

技术介绍

[0002]在三维(3D)封装件的形成中，诸如器件管芯、封装件、插件、封装 件衬底等的封装组件彼此接合。接合可以通过直接金属
‑
金属接合、混合接 合等来实施。接合结构形成在封装组件中，并且用于将封装组件接合在一 起。

技术实现思路

[0003]本申请的实施例提供了一种方法，包括：形成位于晶圆的互连结构上 方的导电焊盘；形成位于所述导电焊盘上方的覆盖层；形成覆盖所述覆盖 层的介电层；蚀刻所述介电层，以形成位于所述介电层中的开口，其中， 所述覆盖层暴露至所述开口；实施湿式清洁工艺至所述晶圆上，其中，在 所述湿式清洁工艺期间，所述覆盖层的顶面暴露至用于实施所述湿式清洁 工艺的化学溶液；沉积延伸进入所述开口的导电的扩散势垒；以及沉积位 于所述导电的扩散势垒上方的导电材料。
[0004]本申请的实施例提供一种结构，包括：导电焊盘；覆盖层，位于所述 导电焊盘上方，并且接触所述导电焊盘；介电层，在所述导电焊盘和所述 覆盖层的第一顶面和侧壁上延伸；以及导电通孔，延伸进入所述介电层， 其中，所述通孔与所述导电焊盘的一部分重叠，并且所述通孔信号地连接 至所述导电焊盘。
[0005]本申请的实施例提供了一种结构，包括：半导体衬底；互连结构，位 于所述半导体衬底上方；扩散势垒，位于所述互连结构上方；金属焊盘， 位于所述扩散势垒上方；覆盖层，位于所述金属焊盘上方，并且接触所述 金属焊盘；第一介电层，位于所述覆盖层上方，并且接触所述覆盖层，其 中，所述扩散势垒、所述金属焊盘、所述覆盖层、和所述第一介电层的边 缘基本垂直对齐；第二介电层，在所述扩散势垒、所述金属焊盘、所述覆 盖层、和所述第一介电层的第一顶面和侧壁上延伸；以及导电通孔，延伸 进入所述第二介电层和所述第一介电层，以接触所述覆盖层。
附图说明
[0006]当接合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方 面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上， 为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1示出了根据一些实施例的具有接合结构的封装件的截面图；
[0008]图2A
‑
图2H示出了根据一些实施例的在接合结构的形成中的中间阶段 的截面图；
[0009]图3A
‑
图3F示出了根据一些实施例的在接合结构的形成中的中间阶段 的截面图；
[0010]图4A
‑
图4F示出了根据一些实施例的在接合结构的形成中的中间阶段 的截面图；
[0011]图5A
‑
图5E示出了根据一些实施例的在接合结构的形成中的中间阶段 的截面图；
[0012]图6A
‑
图6C示出了根据一些实施例的一些接合结构的截面图；
[0013]图7A
‑
图7C示出了根据一些实施例的一些接合结构的截面图；
[0014]图8
‑
图9示出了根据一些实施例的一些接合结构的截面图；
[0015]图10A
‑
图10H示出了根据一些实施例的在接合结构的形成中的中间阶 段的截面图；
[0016]图11示出了根据一些实施例的接合结构的截面图；
[0017]图12A
‑
图12E、图12F
‑
1、和图12F
‑
2示出了根据一些实施例的在一些 接合结构的形成中的中间阶段的截面图；
[0018]图13A
‑
图13D示出了根据一些实施例的在接合结构的形成中的中间阶 段的截面图；
[0019]图13D
‑
1示出了根据一些实施例的图13D中的接合结构的一部分的放 大图；
[0020]图13E和图13F示出了根据一些实施例的一些接合结构的截面图；
[0021]图14A
‑
图14E示出了根据一些实施例的在接合结构的形成中的中间阶 段的截面图；
[0022]图15示出了根据一些实施例的用于形成用于封装组件的接合结构的 工艺流程。
具体实施方式
[0023]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或 实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅 是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者 上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并 且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得 第一部件和第二部件可以不直接接触的实施例。另外，本专利技术可以在各个 实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身 并不指示所讨论的各种实施例和/或结构之间的关系。
[0024]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、
ꢀ“
下部”、“在
…
之上”、“上部”等空间相对术语，以容易地描述如图 所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图 中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。 装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空 间相对描述符可以同样地作出相应的解释。
[0025]提供了用于接合封装组件的接合结构及其形成方法。根据本专利技术的一 些实施例，接合结构的形成包括在金属焊盘上方形成覆盖层。介电层形成 在覆盖层上方，并且开口形成在介电层中，以露出覆盖层。可以实施湿式 预清洁工艺，以清洁开口。在湿式预清洁工艺之后，可以可选地实施溅射 工艺，以去除覆盖层的暴露部分。然后可以形成导电部件，使得延伸至介 电层中并且接触覆盖层。由于金属焊盘未暴露至用于湿式预清洁工艺的化 学品，因此可以避免金属焊盘的电偶腐蚀。本文所讨论的实施例将提供示 例，以使得能够进行或者使用本专利技术的主题，并且本领域普通技术人员将 容易理解可以进行的同时保持在不同实施例的预期范围内的修改。贯穿各 种视图和说明性实施例，相似的参考标号用于标示相似的元件。虽然方法 实施例可以论述为以特定顺序来实施，但其他方法实施例可以以任何逻辑 顺序来实施。
[0026]图1示出了封装件2，其包括彼此接合的封装组件10和10'。封装组件 10和10
’
中的每一个可以是器件管芯、封装件、硅插件(以硅作为衬底)、 有机插件、封装件衬底、印刷电路板等。根据一些实施例，封装组件10包 括衬底4，其可以是诸如硅衬底的半导体衬底。可以包括介电层以及位于 介电层中的金属线和通孔(未示出)的互连结构6形成在衬底4上方。金 属焊盘32形成在互连结构6上方，并且可以电连接至封装组件10中的器 件(例如晶体管、电阻器、电容器等)。可以由致密的导电层或者致密的 介电层形成的覆盖层3本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成集成电路器件的接合结构的方法，包括：形成位于晶圆的互连结构上方的导电焊盘；形成位于所述导电焊盘上方的覆盖层；形成覆盖所述覆盖层的介电层；蚀刻所述介电层，以形成位于所述介电层中的开口，其中，所述覆盖层暴露至所述开口；实施湿式清洁工艺至所述晶圆上，其中，在所述湿式清洁工艺期间，所述覆盖层的顶面暴露至用于实施所述湿式清洁工艺的化学溶液；沉积延伸进入所述开口的导电的扩散势垒；以及沉积位于所述导电的扩散势垒上方的导电材料。2.根据权利要求1所述的形成集成电路器件的接合结构的方法，还包括：通过溅射去除所述覆盖层的部分，其中所述开口还延伸进入所述覆盖层，以露出所述导电焊盘，其中，所述溅射所述覆盖层和所述沉积所述导电的扩散势垒在相同的工艺真空环境中原位实施。3.根据权利要求2所述的形成集成电路器件的接合结构的方法，其中，所述溅射所述覆盖层和所述沉积所述导电的扩散势垒实施为在此期间没有真空中断。4.根据权利要求1所述的方法，其中，所述形成所述覆盖层包括沉积介电材料。5.根据权利要求1所述的形成集成电路器件的接合结构的方法，其中，所述形成所述覆盖层包括沉积附加的导电材料。6.根据权利要求1所述的形成集成电路器件的接合结构的方法，其中，所述导电的扩散势垒沉积为具有接触所述覆盖层的所述顶面的底面...

【专利技术属性】
技术研发人员：蔡承祐，杨固峰，邱文智，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：