半导体结构制造技术

本发明专利技术实施例提供了一种半导体结构，包括：集成电路管芯，具有前侧和与前侧相对的背侧，并且具有在前侧上的多个接触部件，集成电路管芯具有位于背侧上的晶种层；密封剂；第一再分布层，包括接触焊盘和接合焊盘，位于集成电路管芯的背侧上；第一绝缘层，位于集成电路管芯的背侧上，接合焊盘介于集成电路管芯的背侧和第一绝缘层之间；焊料接头，介于晶种层与接合焊盘之间，其中，焊料接头在焊料接头与晶种层之间的界面处的宽度大于接合焊盘的宽度，并且焊料接头的宽度从焊料接头与晶种层之间的界面至焊料接头与接合焊盘之间的界面连续减小；导电通孔，延伸穿过密封剂；以及第二绝缘层，与密封剂、导电通孔和多个接触部件物理接触。触。触。

Semiconductor structure

【技术实现步骤摘要】
半导体结构
[0001]分案申请
[0002]本申请是2018年05月09日提交的标题为“集成电路封装件及其形成方法”、专利申请号为201810438653.6的分案申请。


[0003]本专利技术实施例总体涉及半导体领域，更具体地，涉及半导体结构。

技术介绍

[0004]半导体器件用在诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层，并且使用光刻图案化各个材料层以在其上形成电路组件和元件来制造半导体器件。通常，在单个半导体晶圆上制造数十或数百个集成电路。通过沿着划线锯切集成电路来分割单独的管芯。然后，以多芯片模块或以封装的其他类型来将单独的管芯分别进行封装。
[0005]由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体行业已经历了快速的发展。在很大程度上，集成密度的这种提高源自最小部件尺寸的重复减小(例如，将半导体工艺节点减小至亚20nm节点)，这允许在给定区域中集成更多的组件。由于最近对微型化、更高速度和更大带宽以及更低功耗和延迟的需求不断增长，因此亟需用于半导体管芯的更小且更具创造性的封装技术。
[0006]随着半导体技术的进一步发展，已经出现了堆叠的半导体器件(例如，三维集成电路(3DIC))作为有效替代以进一步减小半导体器件的物理尺寸。在堆叠的半导体器件中，在不同半导体晶圆上制造诸如逻辑、存储器、处理器电路等的有源电路。两个或更多的半导体晶圆可以安装或堆叠在彼此的顶部上以进一步降低半导体器件的形状因数。叠层封装(POP)器件是一种类型的3DIC，其中，封装管芯并且然后将管芯与另一封装的一个管芯或多个管芯封装在一起。封装件上芯片(COP)器件是另一类型的3DIC，其中，封装管芯并且然后将管芯与另一管芯或多个管芯封装在一起。

技术实现思路

[0007]根据本专利技术的一些实施例，提供了一种形成半导体结构的方法，包括：在载体上方形成第一再分布层，所述第一再分布层包括接触焊盘和接合焊盘；在所述接触焊盘上方形成导电柱；使用焊料接头将集成电路管芯的背面附接至所述接合焊盘；沿着所述导电柱的侧壁和所述集成电路管芯的侧壁形成密封剂，所述集成电路管芯的正面与所述密封剂的最顶面和所述导电柱的最顶面齐平；以及在所述集成电路管芯的正面、所述密封剂的最顶面和所述导电柱的最顶面上方形成第二再分布层。
[0008]根据本专利技术的另一些实施例，还提供了一种形成半导体结构的方法，包括：在载体上方形成绝缘层；在所述绝缘层上方形成晶种层；在所述晶种层上方形成第一图案化掩模，所述第一图案化掩模具有第一开口和第二开口，所述第一开口和所述第二开口暴露所述晶
种层；在所述第一开口和所述第二开口中沉积第一导电材料以在所述第一开口中形成第一导电部件并且在所述第二开口中形成第二导电部件；去除所述第一图案化掩模；在所述晶种层、所述第一导电部件和所述第二导电部件上方形成第二图案化掩模，所述第二图案化掩模具有第三开口，所述第三开口暴露所述第一导电部件；在所述第三开口中沉积第二导电材料以在所述第三开口中形成导电柱；去除所述第二图案化掩模；去除所述晶种层的暴露部分；以及使用焊料接头将集成电路管芯的背面附接至所述第二导电部件。
[0009]根据本专利技术的又一些实施例，还提供了一种半导体结构，包括：集成电路管芯，所述集成电路管芯具有前侧和与所述前侧相对的背侧，所述集成电路管芯具有位于所述前侧上的多个接触部件；密封剂，沿着所述集成电路管芯的侧壁延伸；第一再分布层，位于所述集成电路管芯的背侧上，所述第一再分布层包括接触焊盘和接合焊盘；焊料接头，插接在所述集成电路管芯的背侧和所述接合焊盘之间；第二再分布层，位于所述集成电路管芯的前侧上；以及导电通孔，位于所述密封剂内，所述导电通孔从所述第一再分布层延伸至所述第二再分布层。
附图说明
[0010]当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
[0011]图1至图10是根据一些实施例的在集成电路管芯的制造期间的各个处理步骤的截面图。
[0012]图11至图21是根据一些实施例的在集成电路封装件的制造期间的各个处理步骤的截面图。
[0013]图22至图23是根据一些实施例的在集成电路封装件的制造期间的各个处理步骤的截面图。
[0014]图24示出根据一些实施例的形成集成电路管芯的方法的流程图。
[0015]图25示出根据一些实施例的形成集成电路封装件的方法的流程图。
具体实施方式
[0016]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0017]而且，为了便于描述，在此可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相
对描述符可以同样地作出相应的解释。
[0018]将相对于特定的上下文中的实施例描述实施例，即诸如集成扇出(InFO)封装件和包括InFO封装件的PoP封装件的集成电路封装件。然而，其他实施例也可以应用于其他电连接的组件，包括，但不限于，叠层封装组件、管芯至管芯组件、晶圆至晶圆组件、管芯至衬底组件、组装封装件、处理衬底、内插器等，或者安装输入组件、板、管芯或其他组件，或用于封装或安装任何类型的集成电路或电子组件的组合的连接件。
[0019]本文描述的各个实施例允许使用管芯附接方法来形成集成电路封装件，其中，管芯附接方法允许通过减少或消除管芯和下面的层(诸如下面的再分布层)之间的重叠偏移来减少或避免管芯对准问题，并且允许用于降低集成电路封装件的热阻。这里描述的各个实施例还允许直接在下面的再分布层上形成模制贯通孔，并且通过修改在形成再分布层期间使用的晶种层来降低接触电阻。这里描述的各个实施例还允许减少用于形成集成电路封装件的制造步骤的数量和制造成本。
[0020]图1至图10是根据一些实施例的在集成电路管芯的制造期间的各个处理步骤的截面图。参考图1，示出通过划线103(还称为切割线或切割本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：集成电路管芯，所述集成电路管芯具有前侧和与所述前侧相对的背侧，所述集成电路管芯具有在所述前侧上的多个接触部件，所述集成电路管芯具有位于所述背侧上的晶种层；密封剂，围绕所述集成电路管芯；第一再分布层，位于所述集成电路管芯的所述背侧上，所述第一再分布层包括接触焊盘和接合焊盘；第一绝缘层，位于所述集成电路管芯的所述背侧上，所述接合焊盘介于所述集成电路管芯的所述背侧和所述第一绝缘层之间，所述接触焊盘的部分延伸到所述第一绝缘层中；焊料接头，介于所述晶种层与所述接合焊盘之间，其中，所述焊料接头在所述焊料接头与所述晶种层之间的界面处的宽度大于所述接合焊盘的宽度，并且所述焊料接头的宽度从所述焊料接头与所述晶种层之间的界面至所述焊料接头与所述接合焊盘之间的界面连续减小；导电通孔，延伸穿过所述密封剂，所述导电通孔与所述接触焊盘物理接触；以及第二绝缘层，与所述密封剂、所述导电通孔和所述多个接触部件物理接触。2.根据权利要求1所述的半导体结构，还包括：第二再分布层，与所述集成电路管芯的所述多个接触部件电接触，其中，所述导电通孔将所述第一再分布层电连接至所述第二再分布层。3.根据权利要求1所述的半导体结构，其中，所述接触焊盘和所述接合焊盘彼此电绝缘。4.根据权利要求1所述的半导体结构，其中，所述密封剂沿所述晶种层的侧壁和所述焊料接头的侧壁延伸。5.根据权利要求1所述的半导体结构，其中，所述接合焊盘的表面与所述密封剂的第一表面齐平。6.一种半导体结构，包括：密封剂，所述密封剂具有第一侧和与所述第一侧相对的第二侧；第一再分布层，位于所述密封剂的第一侧上，所述第一再分布层包括接触焊盘和接合焊盘；第一绝缘层，与所述密封剂的第一侧物理接触，所述接触焊盘的部分嵌入在所述第一绝缘层中；集成电路管芯，嵌入在所述密封剂中，所述集成电路管芯具有前侧和与所述前侧相对的背侧，所述集成电路管芯具有覆盖所述集成电路管芯的所述背侧的晶种层；焊料接头，将所述晶种层接合到所述接合焊盘，其中，所述集成电路管芯的宽度大于所述接合焊盘的宽度，所述焊料接头的宽度从所述焊料接头与所述晶种层之间的界面至所述焊料接头与所述接合焊盘之间的界面连续减小；导电通孔，位于所述密封剂内，所述导电通孔从所述接触焊盘...

【专利技术属性】
技术研发人员：余振华，郭宏瑞，何明哲，李宗徽，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：