一种由螺旋电感、高介电系数薄膜电容、一通孔、以及一接合盘构成的无源元件电路。通过使用ＳｒＴｉＯ↓［３］作为高介电系数薄膜，对２０ＧＨｚ的频率表现出介电系数为２００，能使电容表面区域减少到在用ＳｉＮｘ（介电系数为６．５）时所需要面积的１／...

公开的是一个采用具有一个有源半导体层在一个基片绝缘层上的ＳＯＩ基片的混合模拟－数字集成电路，其中一个模拟电路模块和一个数字电路模块都构造在该有源半导体层上，并且在两模块间形成用于分割有源半导体层及到达基片绝缘层的模块间绝缘膜。因此，由于...

一种电容器，它是通过在下电极外周边之内的下电极的一个区域上形成铁电体层，该铁电体层在铁电体层，该铁电体层在铁电体层的侧面由绝缘材料覆盖的状态下变成电容部分，然后在铁电体层上形成上电极而产生的。

用地线上的氮化硅层作腐蚀停止层，以形成沟，之后，形成高阻加载元件，使电阻长度延长一个沟的台阶长度，由此形成两层的高阻加载元件，增长了电阻长度。

本发明提供一种带电容的半导体器件的制造方法，该方法可防止形成绝缘膜覆盖电容的ＣＶＤ或干法腐蚀工艺期间漏电流增加和耐介质击穿性降低。在该方法中，在第一绝缘膜上形成电容的下电极。第一绝缘膜一般形成在半导体衬底上或其上方。在下电极上与之重叠地...

一种半导体器件包括设置在硅衬底上的一对扩散区。其中该扩散区用作为源和漏区。另外，在硅衬底上的扩散层或区之间形成栅极氧化膜。而且，在栅极氧化膜上设置栅极。此外，在硅衬底上形成金刚石类碳层以覆盖至少栅极氧化膜。通过这种结构，金刚石类碳层能防...

在包括元件区５０和元件隔离区５８的半导体器件中，含氮氧化硅膜６８置于元件区５０与元件隔离区５８之间的边界处。在制备半导体器件的方法中，在提供元件区５０的半导体衬底６０的部分表面上形成掩模材料７２和７４，使用掩模材料７２和７４腐蚀半导体衬...

一种能够将多位数据存入一个存储单元并能够抑制读出放大器电路占用空间的增加的ＦＲＡＭ。在ＦＲＡＭ中，用一个开关元件使位线对分为第一位线对和第二位线对。第一位线对和第二位线对之间接有耦合电容。结果，在开关元件将第一位线对与第二位线对分开之后...

为提供一种半导体器件的制造方法，其中在该半导体器件的沟槽隔离工艺中，在沟槽中不形成任何空隙，而且沟槽的重复间距可以减少到光刻技术的极限，本发明的方法包括，在沟槽隔离工艺中，经一硬掩模蚀刻硅基片以形成沟槽的步骤，以及处理该硬掩模以致使其上...

一具有浮栅的存储单元，形成在第一导电型半导体基片上，并且设在形成于半导体基片上的具有第二导电型的一深阱和形成在该深阱内第一导电型的一浅阱的区域内。从浮栅发射电子的擦除操作是通过将控制栅设为地电压和源极端子Ｓ设为Ｖｐｐ利用隧道效应现象进行...

一种电子束曝光系统具有用于以恒速驱动平台的一连续平台驱动器，半导体芯片区被分成单元网孔阵列以计算在每个网孔中的图形密度。一组具有相同密度等级的网孔组合为一子条带区域，该子条带区域的尺寸等于或小于由电子束曝光系统的能力所确定的最大宽度。

在一个保护膜９中形成一个与上置电极１５相通的接触孔，在接触孔中形成一个材料与用于上置电极１５的材料相同的导电体１３，它连着上置电极１５并延伸到接触孔之外。导电体１３通过一个连线层１４电连接于一存储单元晶体管。

一种制造半导体器件的方法，包括形成元件绝缘区的步骤、形成侧壁的步骤、形成扩散层的步骤、激活步骤、形成硅化物的步骤、以及去除步骤。形成元件绝缘区的步骤是在半导体基片上形成场氧化膜，从而形成元件隔离区。为了将杂质掺入半导体基片中而形成扩散层...

公开了一种ＭＩＳ晶体管的制造方法，其中栅电极和栅绝缘膜形成在半导体衬底上，注入一种导电类型杂质形成沟道区，包括以下步骤：将氢离子经由所述栅电极和栅绝缘膜注入到所述栅电极下的所述沟道区内；将与所述导电类型相反的杂质自匹配地离子注入到所述栅...

提供了一种可以确保形成ＤＲＡＭ中的半球形硅晶颗粒的方法，其中ＤＲＡＭ具有堆栈电容器结构，该方法可以将足量的杂质引入半球形硅晶颗粒并防止耗尽引起的电容器退化。第一硅薄膜在具有ＭＯＳ晶体管的衬底上制成预定形状，然后在其表面形成自生氧化层。形...

用于半导体装置的检测图形包括至少一个检测图形槽和一个空置互连。检测图形槽形成于覆盖半导体基片的表面的层间隔离膜内或下部的互连。通过在检测图形槽中埋入金属材料形成与检测图形槽相交的空置互连。互连具有一暴露于象凹槽的开口部分的侧壁且其用于检...

一种制造半导体集成电路器件的方法，用于在共用ＳＯＩ基片上形成Ｐ沟道ＭＯＳ场效应晶体管及ｎ沟道ＭＯＳ场效应晶体管，其中ＳＯＩ基片为具有第一硅层、绝缘膜及第二硅层的层状结构；其中从通过绝缘隔离将作为第二硅层的ＳＯＩ层分割成多个有源区到在其中...

公开了一种保护电路，其包括由一组ｐ沟道型晶体管组成的静电保护装置，其中第一ｐ沟道型晶体管的源电极，栅电极，和基片电极被接到一个高压电源接线端，第二ｐ沟道型ＭＯＳ晶体管的漏电极被接到一个低压电源接线端，第二ｐ沟道型基片的基片电极被接到高压...

一种半导体器件的制造方法，首先在衬底上形成隔离多个半导体元件的隔离沟槽，然后在沟槽侧壁上形成热氧化膜，再利用化学汽相淀积在衬底上形成硅氧化膜。最后在高压环境中对整个衬底退火。

本发明提供了一种半导体器件，即使扩散层狭窄，也能够实现高击穿电压。在该半导体器件中，第一耗尽层（２９－１）从Ｎ型阱层（１９）和Ｐ型漏层（２０）之间的连接处扩展，第二耗尽层（２９－２）从Ｎ型阱层（１９）和Ｐ型硅基片（１Ａ）之间的连接处扩展...