专利查询
首页
专利评估
登录
注册
日本电气株式会社专利技术
日本电气株式会社共有10116项专利
半导体器件制造技术
在利用SOI.CMOS技术的半导体器件中,基本元件按行以PMOS,PMOS,NMOS和NMOS或NMOS,NMOS,PMOS和PMOS的顺序设置,以直接靠近的方式形成其上PMOS和NMOS靠近的扩散层部分。此外,以相邻元件保持共用的方式...
灯退火装置及灯退火方法制造方法及图纸
一种灯退火装置是监视退火时的晶片16的实际温度、由该信号控制加热晶片用的灯加热器14的电力。监视晶片实际温度用的接触式温度传感器的热电偶17在处理室(燃烧室)中被埋入保持晶片的基座12或台座内,且通过在晶片面内的多个位置设置这些热电偶,...
具有绕过台阶弯折的连线的半导体器件制造技术
本发明提供的一种半导体器件具有一个基于叠层电容器阵列而形成的底部台阶区域,具有形成于叠层电容器之上的连线层。布置在底部台阶区域的最远端的一个连线层的形成方式是,绕过台阶区域拐弯,其它连线层也被布置在底部台阶区域中。
一种半导体器件及制造该半导体器件的方法技术
一种制作半导体器件的方法,能在不损坏电容器的金属氧化物电介质的情况下可靠地连接MOS晶体管。在半导体基片上形成具有源/漏区和栅极的晶体管,在基片上形成一个电容器,该电容器具有电容器上置、下置电极和置于电容器上置与下置电极间的金属氧化物电...
半导体器件及其制作方法技术
在一种半导体器件的制作方法中,首先形成双极晶体管的掩埋集电区,然后为了形成具有低施主浓度的区域(10),将硼离子注入到至少接枝基区的下半部分中,从而减小双极晶体管集电区和基区之间的电容,以便达到电路快速运行的目的。
非易失性半导体存储器件制造技术
根据本发明所述的半导体存储器件含有一个写入电路和一个与该写入电路耦合连接的位线。写入电路的输出通过一个传输门送往对应的位线。在数据写入期间,当写入“0”时,位线上将接有一个写入电压,当写入“1”时,位线上将接有零伏电压。位线因此将不会在...
制备有金属硅化物膜的半导体器件的方法技术
为了防止形成在接触孔或通孔中以及掩埋接触孔或通孔的绝缘膜上的厚金属氮化物膜的破裂或剥落,提供容易去除绝缘膜上的不需要金属膜、而同时留下形成在接触孔中的金属硅化物膜的方法。该方法包括以下步骤:用CVD在形成于绝缘膜中的孔中及绝缘膜上淀积钛...
将内引线焊接到半导体器件电极的焊接结构制造技术
一种半导体器件,其半导体衬底(2)上形成有至少一个电极(3,3a)和一个焊接到电极(3,3a)上的内引线(6),所述半导体器件的特征在于,内引线(6)是在多个焊接点(5)焊接到电极(3,3a)上的。电极(3)呈矩形,矩形较长的一边垂直于...
制造半导体器件的方法技术
本发明提供了制造半导体器件的方法,其中离子以不超过1×10↑[15]厘米↑[-2]的剂量注入到氮化硅膜中,离子的注入范围为氮化硅膜的厚度的百分之二十到六十。如果需要高生产率而又不想要硅基片有缺陷时,这种方法能使氮化物膜的应力降低。
半导体集成电路及用于补偿其器件性能变化的方法技术
半导体集成电路芯片被划分为多个区域,每个组合有性能变化补偿电路,性能变化补偿电路向并在该区域的以MOSFET提供电源补偿阈值电压的变化。
生产动态随机存取存储器的方法技术
在隔离膜中形成一接触孔和一开口(辅助标记)。然后用减压的CVD工艺生长一层第一多晶硅膜。用常压CVD工艺生长约1300nm的氧化硅膜以形成筒形层叠的核心,将核心氧化硅膜和第一多晶硅膜制图。接着用化学机械磨光工艺,将整个晶片表面磨到约90...
半导体器件及其制造方法技术
提供一种半导体器件,含有衬底、第一布线层、第一氧化膜、介质膜、第一氮层、第二布线层、通孔、和第二氮层。第一布线层形成在衬底上,第一氧化膜形成在第一布线层上。介质膜具有低介电常数,并设置在第一和第二布线层之间。第一氮层含有氮,并形成在第一...
固体图象传感器制造技术
一种固体图象传感器,它含有光电二极管;接收和转移出自光电二极管的电荷的垂直CCD寄存器;含有垂直CCD寄存器和光电二极管的单位象素;以二维形式设置单位象素的图象区域;接收和转移垂直CCD寄存器的电荷的水平CCD寄存器;探测水平CCD寄存...
半导体器件及其制造方法技术
在根据本发明的半导体器体中,通过不同方法在半导体器件的基片上形成两种或多种隔离氧化膜4和11,从而对应于在同一半导体基片1上形成的器件类型18、19和20。另外,根据本发明的制造半导体器件方法包含:第一隔离氧化膜形成过程;及第二隔离氧化...
有高阻元件的半导体器件及其制造方法技术
按高阻薄膜与由低阻多晶硅膜形成的结区相接触的方法,用SIPOS膜构成的高阻膜制备作为SRAM负载电阻的高阻元件。该结构确保可以减小半导体器件的高阻元件的结电阻。
半导体器件的制造方法技术
本发明的目的是提供一种半导体器件的制造方法,能够不增加光刻胶工序而形成用于元件分离的沟道。该方法还能在不降低元件制造的稳定性而在元件尺寸较小的情况下稳定地进行。在形成用于接近阱而形成的元件分离的沟道时,通过在阱形成中所用的光刻胶掩模以及...
半导体器件制造技术
一种可消除半导体器件热应力或半导体封装中扭曲以提高可靠性的半导体器件。为实现此目标,半导体器件采用将绝缘柔性膜和半导体芯片粘结在一起的结构。绝缘柔性膜的正面有多个电极焊盘,在其背面有多个电极与这些电极焊盘导通。半导体芯片由树脂密封在绝缘...
半导体器件的制造方法技术
提供在孔内埋入Al系合金的高温溅射结束后,能够立即在无破坏下检测埋入不良的半导体器件的制造方法。在晶片上设有元件形成区和检查图形形成区,在半导体基片1和绝缘膜2上形成布线层3,在布线层3和半导体基片1上形成层间绝缘膜4,在元件形成区的层...
具有多层互连结构的半导体器件制造技术
一种具有多层互连结构的半导体器件,其包括由具有前锥形状的主布线金属组成的布线图形,和在主布线金属的侧表面上所形成的高熔点金属的辅布线金属。布线图形整体具有的宽度基本上等于主布线金属底端的宽度。在淀积硅氧化膜以后,可在硅氧化膜上形成通孔。...
具有沟槽隔离结构的半导体器件及其制造方法技术
提供一种带沟槽隔离结构的半导体器件,包括半导体衬底,形成在衬底的表面区内并由第一和第二隔离介质填充的隔离沟槽,形成在衬底的表面区上覆盖隔离沟槽的层间介质层,以及形成在层间介质层上与隔离沟槽重叠的导电层。层间介质层具有位于隔离沟槽附近的接...
首页
<<
425
426
427
428
429
430
431
>>
尾页
科研机构数量排行前10
华为技术有限公司
133944
珠海格力电器股份有限公司
99092
中国石油化工股份有限公司
87105
浙江大学
81098
三星电子株式会社
68155
中兴通讯股份有限公司
67282
国家电网公司
59735
清华大学
56382
腾讯科技深圳有限公司
54182
华南理工大学
51642
最新更新发明人
苏州绾欣高新材料有限公司
25
黑龙江大学
4159
万华化学集团股份有限公司
6366
西南科技大学
7035
洛阳郑大物联科技有限公司
28
山东鼎梁消防科技有限公司
98
软银股份有限公司
58
北京小米移动软件有限公司
34741
苏州未来电器股份有限公司
213
中南大学
33203