半导体集成电路芯片被划分为多个区域，每个组合有性能变化补偿电路，性能变化补偿电路向并在该区域的以ＭＯＳＦＥＴ提供电源补偿阈值电压的变化。（*该技术在2018年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术涉及半导体集成电路，及半导体集成电路的器件性能变化的补偿方法，诸如对MOS FET(金属氧化物场效应晶体管)的阈值电压(VT)的变化的补偿。在设计半导体集成电路时通常要考虑其器件性能的变化。更具体地说，推测出一个器件性能变化范围，通过对半导体集成电路的设计从而它们在所推测的器件性能变化范围内，为满足所需的性能而稳定的工作。然而，由于很难推测器件的性能变化，从而设计半导体集成电路的时间周期会增长，因此在最坏的情况下需要一段时间，来使半导体集成电路工作，因而这样设计出的半导体集成电路会存在性能下降的问题。最近已提出一种变化补偿的电路，其能补偿半导体集成电路的器件性能变化，使半导体集成电路表现出稳定的性能指标。一种较典型的器件性能变化是MOS FET的阈值电压的变化。这种MOS FET阈值电压的变化是由器件生产的变化及工作环境变化而造成的。器件生产变化的原因是由于半导体器件的物理结构及化学成份发生了变化，由于无法完全消除生产中的误差，从而其无法被彻底避免。工作环境的变化是由供电电压变化及温度变化引起的，同样其由于无法获得完全稳定的工作环境而不可避免。当生产半导体器件时，会引入器件生产变化，但其在随后的实际应用中，并非是动态变化的，而是维持一种静态。由于在实际应用中，供电电压及温度的波动，从而工作环境变化贯穿始终并且是动态的变化。因此任何用于补偿MOS FET阈值电压变化的过程都需要不仅补偿静态的变化，而且还需一直通过保持此动态变化的轨迹来补偿动态的变化。在日本公开专利出版物No.223018/96中揭示了一种用于补偿器件性能变化，尤其是MOS FET阈值电压的传统结构。所附的附图说明图1以方框图形式示出了一种传统的变化补偿电路541。如图1中所示，通过电压转换器515自第一电源532向控制信号生成电路514提供电能，同时还直接从第二、第三及第四电源533、534、535提供电能。从电压转换器515连到控制信号生成电路514的电源线及从第二、第三及第四电源533、534、535连到控制信号生成电路514的电源线分别作为高电势电源(VDD)204、高电势基片电源(VNSUB)205、低电势基片电源(VPSUB)206及低电势电源(VSS)207连接到处于与控制信号生成电路514相同的半导体集成电路中的逻辑电路上。控制信号生成电路514向电压转换器515输出控制信号520。控制信号生成电路514及电压转换器515共同形成一反馈环路，在反馈的控制下来保持VDD204的电势。图2以方框图形式示出了控制信号生成电路514。如图2中所示，将时钟信号521提供给延迟电路614，而从延迟电路614延伸出VDD204、VNSUB205、VPSUB206及VSS207。延迟电路614按VDD204、VNSUB205、VPS UB206、及VSS207所提供的电势而确定的时间延迟时钟信号521，并输出延迟的时钟信号521。向相位比较器611加有未被延迟电路614延迟的时钟信号521及被延迟电路614延迟的时钟信号521，并输出与所提供的时钟信号间的相位差成比例的超前/滞后脉冲。将相位比较器611的输出脉冲提供给电荷泵电路612，从而根据所提供的脉冲的持续时间来充电或放电电荷。将电荷泵电路612的输出信号提供给低通滤波器613，从所提供的信号中去除高频成份，输出作为控制信号522的DC(直流)电压。控制信号生成电路514的工作步骤如下如果在由延迟电路614输出的被延迟的时钟信号521与原始时钟信号521间存在一个相位差，则通过相位比较器611、电荷泵电路613及低通滤波器613来增加或减小控制信号522的DC电压。对应于DC电压的升高及降低，电压转换器515来改变VDD204的电势。并VDD204的电势变化时，由延迟电路614所产生的延迟也变化，从而使得由延迟电路614输出的被延迟的时钟信号521的相位更接近于原始时钟信号521的相位。重复上述操作直到在由延迟电路614输出的延迟时钟信号521与原始时钟信号521间无相位差为止。当不存在相位差时，即由延迟电路614产生的延迟等于时钟信号521的一个周期，则控制信号生成电路514可在稳定的状态下进行工作。图3详细示出了一延迟电路614。如图3中所示，每个都包含一个P沟道MOS(PMOS)401及N沟道MOS(NMOS)403的多个反相器彼此串联，PMOS401具有一个源极与VDD204相连和一片衬底与VNSUB205相连，NMOS403具有一个源极与VSS207相连和一片衬底与VPSUB206相连。MOS的阈值电压为源极电势及衬底电势的函数。在NMOS403中，如果源极电势高于衬底电势，则阈值电压就高，而如果源极电势低于衬底电势，其则低。在PMOS401中，如果源极电势低于衬底电势，则阈值电压高，而如果源极电势高于衬底电势则其低。因此，当源极电势或衬底电势或两者都变化时，阀值电压也发生变化，来增大或减小漏极电流。根据此原则，通过改变VDD204、VNSUB205、VPSUB206及VSS207中的任何一个或其组合的电势，延迟电路614改变从输入端701到输出端702的传送延迟时间。其结果，通过使用反馈控制环路，变化补偿电路541自动控制VDD204、VNSUB205、VPSUB206及VSS207中的任何一个或这些电势的组合，从而使延迟电路614的延迟时间等于时钟信号521的周期。需注意的是，在反馈控制过程期间，反馈控制基准是由从半导体集成电路外提供的稳定时钟信号所提供的，由此延迟电路614的延迟时间一直相对于器件生产变化及在实际应用中波动的工作环境变化保持恒定。虽然未示出，与延迟电路614处于同一半导体集成电路中的逻辑电路与延迟电路614一样与同一电源相连。另外需注意，逻辑电路与延迟电路614共用VDD204、VNSUB205、VPSUB206及VSS207。由于延迟电路614的传送延迟时间被保持恒定，从而等于时钟信号521的一个周期，在同一半导体集成电路中的逻辑电路的传送延迟时间同样保持恒定而不受器件生产变化及工作环境变化的影响，而逻辑电路一直维持恒定的性能指标。由于上述的传统的变化补偿电路被作为单独的电路固定在半导体集成电路上，如果半导体集成电路的面积很大，则其无法充分补偿这种变化。通常，在具有大面积的半导体集成电路中，即使在同一芯片上，阈值电压也会变化。更具体地讲，在边长为15mm及栅极长度为0.35μm的芯片上，阈值电压变化可达到10几个毫伏。芯片上单独的传统变化补偿电路无法完全补偿这样的阈值电压变化。而传统的变化补偿电路仅对靠近变化补偿电路的逻辑电路的阈值电压变化的补偿有效。本专利技术的目的是提供一种半导体集成电路及用于补偿具有大面积的半导体集成电路的器件性能变化的方法。根据本专利技术的一个方面，其提出了一种用于半导体集成电路的器件性能变化补偿的方法，其包含如下步骤将一块载有MOS FETs用于执行半导体集成电路功能的芯片划分成多个区域，并将用于向MOSFETs提供电源来补偿MOS FETs的阈值电压变化的性能变化补偿电路分别组合进各被划分的区域，从而在这些组合有性能变化补偿电路的区域内的器件性能变化将通过性能变化补偿电路而得到补偿。根据本专利技术的另一个本文档来自技高网...
【技术保护点】
一种补偿半导体集成电路的器件性能变化的方法，其特征在于包含如下步骤：将用于执行半导体集成电路功能的载有ＭＯＳＦＥＴ↓［Ｓ］的芯片划分为多个区域；及将向ＭＯＳＦＥＴ↓［Ｓ］提供稳定电源以补偿ＭＯＳＦＥＴ↓［Ｓ］的阈值电压变化的性能变化 补偿电路组合到各个被划分的区域中，从而使组合有性能变化补偿电路的区域中的器件性能变化将通过所述性能变化补偿电路而得到补偿。
【技术特征摘要】
JP 1997-6-4 146732/971.一种补偿半导体集成电路的器件性能变化的方法，其特征在于包含如下步骤将用于执行半导体集成电路功能的载有MOS FETs的芯片划分为多个区域；及将向MOS FETs提供稳定电源以补偿MOS FETs的阈值电压变化的性能变化补偿电路组合到各个被划分的区域中，从而使组合有性能变化补偿电路的区域中的器件性能变化将通过所述性能变化补偿电路而得到补偿。2.一种补偿半导体集成电路的器件性能变化的方法，其特征在于包含如下步骤将用于执行半导体集成电路功能的载有MOS FETs的芯片的芯片划分为多个区域；及将向MOS FETs提供稳定电源来补偿MOS FETs的阈值电压变化的性能变化补偿电路仅组合到那些对所述芯片的性能影响较大的被划分的区域中，从而在这些组合有性能变化补偿电路的区域中的器件性能变化将通过所述性能变化补偿电路而得到补偿。3.根据权利要求1所述的方法，其特征在于所述的划分步骤还包含将所述芯片划分为具有相等面积的区域的步骤。4.根据权利要示1所述的方法，其特征在于所述划分步骤包含划分芯片的步骤，该步骤使在所述芯片上被划分的区域具有包含它们各自的逻辑电路的功能块。5.根据权利要示1所述的方法，其特征在于所述划分步骤包含划分芯片的步骤，该步骤使每个区域具有高电势电源、高电势衬底电源、低电势衬底电源、及低电势电源中的至少其中一个，并与其它区域中的互连隔开。6.根据权利要示2所述的方法，其特征在于所述划分步骤包含将所述芯片划分为具有相等面积的区域的步骤。7.根据权利要示2所述的方法，其特征在于所述划分步骤包含划分芯片的步骤，以使在所述芯片上被划分的区域包含逻辑电路的各自的功能块。8.根据权利要示2所述的方法，其特征在于所述划分步骤包含划分芯片的步骤，该步骤使每个区域都具有高电势电源、高电势衬底电源低电势衬底电源及低电势电源的互连中的至少一个，且其与其它区域中的互...
【专利技术属性】
技术研发人员：齐藤龙也，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。