日本电气株式会社专利技术

日本电气株式会社共有10116项专利

  • 一种半导体器件(如快速EEPROM)具有淀种于半导体衬底上的氧化层/氮化层/氧化层的夹层结构。用光刻技术和等离子体辅助蚀刻工艺蚀去有源区域上方的部分夹层结构。由于已蚀刻夹层结构的氮化层具有抗氧化性能,则可以防止氧自由基到达衬底。从而防止...
  • 在第一导电类型半导体上形成栅极。接着,在漏极结构布置区内半导体衬底表面有选择地掺入第二导电类型第一杂质来形成第一扩散层。接着,在源极结构布置区内的半导体衬底表面有选择地掺入扩散系数小于第一杂质的第二导电类型第二杂质来形成第二扩散层。然后...
  • 为了降低在垂直电荷转移记录器的两端分别连有一水平电荷转移记录器的固态图像传感器的功率消耗,将一预定的直流电压加到没有从其读取图像信号的那个水平电荷转移记录器的电荷转移电极和一与该水平电荷转移记录器相连的电荷检测器的复位栅电极上。
  • 本发明涉及一种保护电路,它由一P-沟道增强型场效应晶管,一第一节点和第一电阻串联结合而成,连接于一高压线和一低压线之间,以及由第二电阻,第二节点和n-沟道场效应管串联结合,也连接在高压线和低压线之间,第一节点和第二节点分别连接于n-沟道...
  • 提供一种用于通过电子束光刻法在衬底上形成图形的装置,该装置包括:(a)形成有至少一个开口(6)的孔(10),电子束通过开口(6)穿过,(b)利用粘合剂(30)稳固支撑孔(10)的夹具(20),其特征在于孔(10)被粘接固定到夹具(20)...
  • 一种半导体衬底表面分析的预处理装置,具有保持分解/回收液的衬底处理部分,所述分解/回收液要与经表面分析的衬底的整个表面接触;保持要进行表面分析的衬底并将要进行表面分析的衬底在衬底托架和衬底处理部分之间移动的衬底传输部分,用于分解/回收液...
  • 当制造半导体器件时,对半导体衬底进行高能离子注入。随后退火离子注入的半导体衬底,当通过以至少200℃/秒的直线上升速率从1000℃到1,200℃的温度加热衬底进行时,可以提供具有减小变化(σ/X)的较小漏电流的半导体器件。因此本发明提供...
  • 一种带有保护电路的引线在芯片上(LOC)的或是芯片在引线上(COL)的半导体器件。将非接线端制作得比接线端短,以降低非接线端的电感,或为非接线端与接线端的保护电路取得互不相同的保护能力。将非接线端保护电路的时间常数制作得比接线端保护电路...
  • 一种制造半导体器件的方法,其特征在于包含如下步骤:在形成于半导体基片的绝缘膜上形成导电膜;去除所述导电膜表面上的凹陷以平整表面;及在所述平整的导电膜的表面上形成具有预定图形的掩膜件并用所述掩膜件作为蚀刻掩膜对所述导电膜进行刻蚀。
  • 本发明提供了一种曝光图形掩模,包括一集成电路布线图形和一虚拟图形,所述集成电路布线图形由多个布线图形元素构成,所述虚拟图形由多个设置于所述布线图形元素末端附近的虚拟图形元素构成,该掩模可防止小尺寸布线图形元素曝光的失败。
  • 本发明提供的MOSFET半导体器件有外延生长在N型基片上的N型电场减弱区,形成在从电场减弱区表面起的一预定深度的P型体区,从P型体区表面起选择形成的N↑[+]源区,从P型体区表面起朝向基片表面穿过N↑[+]源区和P型体区形成的沟槽以及经...
  • 一种由冲头和支承模构成的金属板切割装置,以及基于这种切割装置的金属板切割方法。冲头端部两侧有一对倒角部分,这对倒角消除了正被切割的金属板中的集中剪切载荷。由于塑性变形,由金属板的至少一个表面上的金属镀层明显地产生出一个镀层拉延部分,金属...
  • 本发明可防止在非易失性半导体存储装置中的布线刻蚀期间的充电。该装置具有一浮置门和一控制门,其在存储器工作时加在正负两种电压。在第一导电型的芯片51上制作一相反于第一型的第二导电型的第一井52,在第一井52中制作一第一导电型的第二井53,...
  • 一种在一条具有必备元件的原始设计电路上形成扫描路径的可试验性方法的设计,从电路的大量路径中抽取出作为扫描路径的专用路径,在扫描路径用多路调制器形成和寄存器由扫描元件取代的两种情况下,计算各专用路径的占用面积,在每种情况下,都是具有最小占...
  • 一种槽式电容器型半导体存储器,包括半导体衬底,该衬底带有槽和第一和第二杂质扩散源/漏区,埋置于槽中的电容器电极,在半导体衬底内且与电容器电极的下部相邻的衬底侧电容器电极和电容器绝缘层,在半导体衬底与电容器电极的上部之间形成埋置的绝缘层。...
  • 多层布线结构(43)电连接功能块(41)的信号端(44a-44h)到另一个功能块的信号端,相对于限定由功能块占有的区域的边线(41b)和端线(41a)倾斜地设置信号端(44a-44h),使垂直互连部分(45a-45h)连接信号端到第1层...
  • 一种绝缘栅型半导体器件,包括:(a)含漏区(26)、基区(24)及源区(25)的半导体区(21),第一槽(27a)穿过源区并深入基区中间;(b)形成在半导体区上的栅绝缘膜(28);(c)形成在栅绝缘膜上的栅极(29),还包括:(d)形成...
  • 本发明的目的是在不使用引线情况下可以连接形成在半导体芯片上的焊盘和焊料球,其中焊料球与外部电路相通,增加了键合的自由度,并使半导体器件小型化。在其表面上提供有导电部件的绝缘柱粘附于半导体芯片上。半导体芯片上的焊盘经过键合线与绝缘柱的导电...
  • 一种MOS半导体器件包括:栅绝缘膜、第一栅极、阻挡层、和第二栅极。栅绝缘膜形成在硅衬底上。第一栅极形成在栅绝缘膜上。阻挡层形成在第一栅极上,用以防止第一栅极硅化。第二栅极形成和硅化在阻挡层上。本发明还公开了制造这种MOS半导体器件的方法。
  • 在存储器单元阵列的存储器单元部分11和13中,使N↑[+]扩散层14和栅极线15有同一线宽度且按等间隔配置,在选择器部分12中,不按等间隔的关系配置N↑[+]扩散层14和栅极线15,在选择器部分12中,在N↑[+]扩散层14的终端,预先...