本发明提供一种能够控制所导入的杂质的浓度和截面分布的单晶硅基片以及制造这种基片的方法。该硅基片由一单晶硅底层和一形成于该底层上的单晶硅低氧浓度层组成。该底层具有第一氧浓度，而低氧浓度层具有比第一氧浓度低的第二氧浓度。该方法包括在基片正面...

一种制作ＢｉＣＭＯＳ半导体器件的方法，其中用不同的多晶硅层形成ＣＭＯＳ器件的栅电极和双极器件的发射极引线电极，第一多晶硅层形成ＣＭＯＳ器件的栅电极的下部，同时第二高掺杂多晶硅层形成双极器件的发射极引线电极的中心部分。

一种在化学敏感型光刻胶上形成图形的方法，其包括下列步骤：用ＫｔＦ激光器将光刻胶膜进行曝光，将曝光的光刻胶膜进行显影以形成光刻胶图形，将保护基团与光刻胶图形分离，和将光刻胶图形进行加热使光刻胶图形具有膨胀特性，由此在减小开孔尺寸的同时使光...

为了利用最少的制造步骤在衬底上形成有小电容的第一电容器和有大电容的第二电容器，同时形成第一电容器的至少一个电极和第二电容器的至少一个电极。

一种制造半导体器件的方法，其中在半导体衬底上形成具有存储电极的电容器。该方法包括以下步骤：在半导体衬底上形成硅膜，同时形成第一和第二端点标记层，用于通过采用与硅膜材料不同的材料将硅膜在厚度方向上分成三部分；对包括第一和第二端点标记层的硅...

一种制造半导体器件的方法，在硅衬底上形成包括源、漏和栅极的元件；在元件上形成层间膜；在层间膜上选择地形成抵达元件的接触孔，由此暴露接触孔底部的元件部分；加热其上形成了元件和层间膜的硅衬底；用导电材料填充接触孔，形成与元件的一部分接触的互...

用铝膜使空隙消失并且完全掩埋在层间绝缘膜等上形成的高长宽比的接触孔和通孔。在包括接触孔１３内的绝缘膜１２的表面上，形成相对于铝的化学气相淀积具有核形成作用的核形成层，接着，在包括接触孔１３内壁的绝缘膜１２的表面上，通过化学气相淀积形成比...

半导体器件包括ＭＯＳ晶体管，其中源极、栅极及阱与地电势或源极线路的源极电势相连，而漏极与输入／输出线路相连，在此半导体器件的静电放电保护元件中，通过栅电极４限制阱接触孔与阱的接触面积，栅电极４是通过设置在阱接板８区域内的栅绝缘膜１３而与...

一种互补ＭＯＳ半导体器件，其包含：具有多个场效应晶体管的互补ＭＯＳ逻辑电路，作为向互补ＭＯＳ逻辑电路提供电源电压的电源的第一线路及第二线路；控制从所述第一线路向所述互补ＭＯＳ逻辑电路提供的电源电压的第一电源电路；控制从所述第二线路向所述...

本发明通过在具有拉伸应力的由热ＣＶＤ法所形成的保护氮化膜１２上形成具有压缩应力的由等离子ＣＶＤ法所形成的保护氧化膜１３或保护氮化膜１８，由此，能够同时实现减少陷阱能级和阻止水分侵入的目的。

提供高集成度并且在低电阻下有高可靠性的多层布线的半导体器件的制造方法。在下层布线和上层布线的连接栓塞２４上，使用与下层布线相同材料的铝或铝合金，将该栓塞的形成作为在下层布线和上层布线间的绝缘膜的叠置前下层布线上的凸形图形的栓塞２４来形成...

将第一和第二Ｐ↑［－］型半导体衬底通过在其间夹上一绝缘膜胶合起来，构成ＳＯＩ衬底。在Ｐ型ＳＯＩ层中两衬底的表面形成沟道分隔区，供选择各元件用，从而通过用氧化膜埋设沟道将元件形成区封闭起来。在此由介电区分隔的元件形成区中形成具有Ｐ↑［＋］...

一种球栅阵列型半导体器件，包括裸露芯片、与裸露芯片的内电极相连接的金属充填的通孔部分、内引线、以及具有外电极的挠性带载体。裸露芯片的内电极沿垂直于芯片一侧的方向的长度是相邻内电极的间距的三倍以上。各通孔部分分别与内电极相连接，使得通孔部...

在本发明的钛膜形成方法中，在形成钛膜之前，将用于形成钛膜的反应室中的温度设定为等于或高于用氯和氢产生氯化氢时的温度。然后在预定时间周期内将氢化气体送入反应室中。由于该工艺，在形成钛膜之前，就可还原残留在用于形成钛膜的反应室中的氯气和氯化...

一种半导体器件生产方法，其中包括如下步骤：在基片上淀积第一绝缘涂层，在第一绝缘涂层中形成布线槽，把淀积于布线槽以外的其他部分上的铝除去，把至少掺杂有硼或磷的第二绝缘涂层淀积在基片上，把第三绝缘涂层淀积在第二绝缘涂层上，把光刻胶施加在第三...

制造一种半导体器件，其中电容器、双极晶体管和互补ＭＯＳＦＥＴ位于一个半导体衬底，电容器由第一电极、通过绝缘膜１１与第一电极隔开的第二电极１３、通过另一绝缘膜１４与第二电极隔开并连接到第一电极的第三电极１５形成；在形成电容器内所有电极和它...

在集成电路电容器的制造中，在基片上形成基底氢壁垒层，为非导电的或导电的。然后形成下部电极层和铁电／电介质层并选择地刻蚀。在电介质层上形成一非导电氢壁垒层并选择刻蚀。顺序淀积上部电极和导电氢壁垒层并选择刻蚀。非导电氢壁垒层覆盖除上部电极的...

一种制造带有ＩＧＦＥＴ的半导体器件的制造方法，它可以降低由于栅电极与ＩＧＦＥＴ的源／漏区之间通过淀积在其电介侧壁上的导电颗粒引起的电流泄露。在形成ＩＧＦＥＴ的基本结构后，分别在第一和第二源／漏区上形成第一和第二单晶硅外延层。接着，使第一...

一种用于从盖住硅基片的下部氧化硅膜蚀刻氮化硅膜的方法，包括提供具有频率为１３．５６ＭＨｚ到６０ＭＨｚ的第一ＲＦ功率源及为０．８ＭＨｚ到１３．５６ＭＨｚ的第二ＲＦ功率源的步骤，基片顶面及与基片顶面相对的顶部电极底面的功率密度分别为从０．２...

一种通过对形成于半导体基片上的绝缘膜制图以在绝缘膜内形成接孔，并露出半导体基片的一部分的工艺。所需出的部分用于在电子束辐射步骤中将基片接地从而防止绝缘膜与基片间界面的充电。