富士通株式会社专利技术

富士通株式会社共有10017项专利

  • 本发明提供一种制造半导体器件的方法、抛光方法及抛光装置,其包括衬底的抛光工艺,其中抛光工艺包括步骤:在使用浆液的同时将化学机械抛光工艺应用到抛光垫上的衬垫,和修整抛光垫的表面,修整步骤包括通过分别具有不同表面状态的至少第一和第二修整盘研...
  • 本发明提出一种测试装置,其能够通过从半导体器件的背面将半导体器件按压到接触器上,对多个半导体器件中的任一个进行测试。测试电路板具有接触器,该接触器设有与待测试的半导体器件的外部连接端子对应的接触片。支撑板能够将半导体器件以对齐的状态安装...
  • 一种半导体器件制造方法中,其中,在覆盖半导体衬底的绝缘层中选择性形成开口,经由该开口上的多层阻挡金属层形成金属凸起。在所述多层阻挡金属层上形成该金属凸起。通过将多层阻挡金属层中的上金属层用作掩膜进行第一蚀刻工艺,选择性去除多层阻挡金属层...
  • 本发明涉及一种半导体器件的制造方法,该方法是在衬底的一个主表面上形成有多个半导体芯片的半导体衬底通过切块法被切割成多个半导体芯片。在衬底的一个主表面上执行第一切割工艺,以在多个半导体芯片的两个相邻半导体芯片之间产生两个切割凹槽,每个切割...
  • 本发明提供一种半导体器件及其制造方法。在形成铁电电容器之后,形成与铁电电容器连接的Al布线(导电焊盘)。然后,在Al布线周围形成氧化硅膜和氮化硅膜。随后,形成Al↓[2]O↓[3]膜,作为抑制水分渗入到氧化硅膜中的防渗膜。
  • 本发明提供一种半导体器件及其制造方法。其中,形成厚度大于布线的Al↓[2]O↓[3]膜作为保护膜,然后通过CMP处理研磨Al↓[2]O↓[3]膜,直到露出导电阻挡膜。也就是,通过使用导电阻挡膜作为停止膜,对Al↓[2]O↓[3]膜进行C...
  • 本发明涉及一种半导体器件及其制造方法。NMOS晶体管的有源区和PMOS晶体管的有源区被STI元件隔离结构隔开。STI元件隔离结构由第一元件隔离结构以及在除了第一元件隔离结构之外的区域中形成的第二元件隔离结构组成,其中形成该第一元件隔离结...
  • 本发明提供一种半导体器件及其制造方法。在半导体器件的制造方法中,将多晶硅膜图案化以形成栅极(16),并通过使用基底保护气体和蚀刻气体的混合气体的等离子体进行干蚀刻来去除栅极(16)两侧的硅衬底(10)和器件隔离膜(12)上的高介电常数绝...
  • 本发明提供一种半导体器件的生产管理方法及半导体衬底。该方法包括如下步骤:在已形成多个半导体器件的半导体衬底上设置至少一个标签区域,该标签区域设置有能够在不进行物理接触的条件下读出/写入信息的标签;在不与半导体衬底接触的条件下,将每个半导...
  • 本发明提供了一种半导体装置,其特征是具备:在表面上形成有突出电极的半导体器件;在半导体器件的表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层;以及上述半导体器件的定位突起,上述突起形成在上述半导体器件的上述表面上,并具有...
  • 本发明提供一种温度控制方法和温度控制装置,其中受控部件配置成与热传导部件的第一主表面相接触。热传导部件具有第一主表面和与第一主表面相对的第二主表面。第一主表面的外形与受控部件的外形相对应。第二主表面的面积大于第一主表面的面积。驱动加热单...
  • 本发明提供一种半导体器件及其制造方法,其中当通过使用覆盖除通孔形成区之外的区域的硬掩模20和覆盖除互连沟槽形成区之外的区域的硬掩模22作为掩模,在绝缘膜16、18中形成通孔26和互连沟槽32时,各向同性地蚀刻硬掩模20以在通孔形成区的外...
  • 一种半导体装置,包括:    硅基板,其具有(100)面方位;    元件分离结构,其形成于上述硅基板上,并区划出第一及第二元件区域;    n沟道MOS晶体管,其形成于上述硅基板上的上述第一元件区域中;    p沟道MOS晶体管,其形...
  • 一种半导体存储器,具备:    多个字线;    多个位线;    存储单元阵列,其具有配置在所述多个字线与所述多个位线的交叉位置上的多个存储单元;和    自定时电路,其配置在所述存储单元阵列的附近,生成在所述存储单元读出时确定内部电...
  • 本发明的半导体器件制造方法包括如下步骤:在半导体衬底34上形成栅电极54p;在栅电极54p两侧的半导体衬底34中形成源极/漏极扩散层64p;在源极/漏极扩散层64p中埋入硅锗层100b;在硅锗层100b的上部形成非晶层101;在非晶层1...
  • 本发明提供一种半导体器件,其具有形成于硅衬底上用以限定器件区的STI结构的器件隔离区,其中该器件隔离区包含形成于该硅衬底中的器件隔离槽,以及填充该器件隔离槽的器件隔离绝缘膜。至少该器件隔离绝缘膜的表面部分由抗HF膜形成。
  • 本发明公开一种半导体器件及其制造方法,其能够抑制短沟道效应,并且提高载流子迁移率。在该方法中,对应于源极区和漏极区在硅衬底中形成沟槽。当外延生长p型半导体混合晶体层以填充沟槽时,沟槽的表面被小平面划界,并且在第二侧壁绝缘膜的底面与硅衬底...
  • 本发明涉及一种电子元件封装件,其包括:电子元件,其安装在印刷电路板上;导热构件,其容置在电子元件的表面上;接点材料,其插入在电子元件与导热构件之间。该接点材料由包含In以及3wt%以上的Ag的材料制成。发明人论证了随着接点材料的总重量中...
  • 本发明提供一种半导体器件,其中布线层设置在半导体衬底上并沿着预设方向延伸。外接电极端子通过多个柱状导体设置在布线层上。柱状导体位于外接电极端子下方。柱状导体的排列密度沿着布线层的延伸方向而改变。
  • 本发明提供一种具有高可靠性和优异散热性的半导体器件,以及以低成本制造该半导体器件的方法。通过含焊料碳构件结合半导体元件与作为散热构件的壳体,该含焊料碳构件具有如下结构:在含焊料碳烧结体的表面上形成外焊料层,该含焊料碳烧结体通过使用焊料浸...