一种半导体器件包括：具有一个或多个侧壁和顶表面的第一垂直定向半导体柱，所述第一垂直定向半导体柱具有第一宽度；与第一垂直定向半导体柱的一个或多个侧壁邻接的第一电介质材料；以及具有第一表面且具有大于第一宽度的第二宽度的第一导电结构，所述第一...

公开了一种存储器件、存储器系统和编程操作方法。在一个示例中，在第i个编程循环处，响应于确定索引i大于或等于第一预设值且小于与存储器件中的存储单元的目标状态相对应的初始验证循环编号，可以对目标状态的存储单元执行第i个编程禁止操作。索引i可...

在某些方面，一种三维(3D)存储装置包括：堆叠结构，该堆叠结构包括交错的导电层和电介质层并且在平面图中具有核心阵列区域和阶梯区域；一个或多个沟道结构，均延伸穿过堆叠结构的核心阵列区域；以及一个或多个接触结构，均延伸穿过堆叠结构，其中一个...

一种用于形成三维存储器器件的方法可以包括形成阶梯结构。设置并蚀刻交替层堆叠体以形成台阶。设置于阶梯结构上的连续层在台阶上方连续延伸。在连续层上设置绝缘层，并且形成延伸穿过阶梯结构的缝隙。缝隙暴露连续层和台阶的侧壁。去除牺牲层并在连续层的...

一种形成三维(3D)NAND存储器件的方法，包括：穿过氧化物层和导电材料层的多个交替层形成栅极线缝隙，其中，导电材料层还形成在栅极线缝隙的侧壁和底部上；执行离子注入工艺以至少对导电材料层的在栅极线缝隙的侧壁的部分和/或底部上的部分进行掺...

在一种用于读取包括第一存储单元串的存储器件的方法中，在预验证阶段内，在该第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，其中，该选定的存储单元被编程以及排列在第一相邻存储单元与第二相邻存储单元之间。在该第一存储单元串的未被编...

提供了三维(3D)半导体装置及其制造方法。在一些实施方式中，3D半导体装置包括：竖直晶体管的阵列，每个竖直晶体管包括在竖直方向上延伸的半导体主体；多条字线，所述多条字线中的每条字线沿第一横向方向延伸，其中每条字线由沿第一横向方向布置的一...

本申请提供了一种晶圆键合的控制方法、控制装置、处理器和键合系统，该方法包括：调整第一晶圆的第一倍率差值和/或第二晶圆的第二倍率差值，使得第一倍率差值和第二倍率差值相同，其中，第一倍率差值为第一曝光区域在第一方向上的第一放大倍率与在第二方...

一种存储装置包括：存储阵列结构，其包括：垂直晶体管，其具有第一端子和第二端子；存储单元装置，其具有耦合到所述垂直晶体管的所述第一端子的第一端；以及位线，其耦合到所述垂直晶体管的所述第二端子；第一外围电路，其耦合到所述存储阵列结构的第一表...

本发明三维NAND存储装置及其形成方法，公开了一种半导体装置，其包括具有第一表面和与第一表面相对的第二表面的堆叠体。堆叠体可以包括处于所述第一表面和所述第二表面之间的字线层和与所述字线层交替的绝缘层。堆叠体还可以包括位于最低绝缘层和第二...

本发明提供了一种三维存储器结构及其制备方法，结构包括：半导体衬底；由栅极层和绝缘层交替层叠构成的堆叠结构；将堆叠结构分隔为多个存储块及指存储区的多个栅线隙结构；多个墙结构和多个连通结构，其形成于栅线隙结构中；形成于堆叠结构中的多个沟道结...

本申请公开了一种存储装置、编程方法和存储系统，所述存储装置包括：存储单元阵列；所述存储单元阵列包括多条字线和多条位线；每条所述字线至少包括两个字线；所述字线中的每个所述字线段与字线驱动器的信号传输距离不同；在所述字线中，不同所述字线段分...

本申请公开了一种三维存储器，该三维存储器包括外围晶圆和阵列晶圆。外围晶圆包括第一外围结构和第二外围结构；阵列晶圆包括衬底以及位于衬底之上的待测试结构和多个互连部，其中，衬底中包括第一阱区和第二阱区，待测试结构包括第一连接端和第二连接端，...

本发明涉及一种三维存储器的编程方法，三维存储器包括多个存储串，每个存储串包括依次串联的多个存储单元、至少一个虚设存储单元以及至少一个底部选择管，在编程操作的预充电阶段，编程方法包括：对与至少一个虚设存储单元相连的至少一条虚设字线施加第一...

本公开的各方面提供了一种半导体设备。该半导体设备包括堆叠体结构和触点结构。该堆叠体结构包括交错的栅极层和绝缘层。该触点结构包括导电结构和一个或多个绝缘结构。导电结构可以延伸穿过堆叠体结构并且形成与栅极层中的一个栅极层的导电连接。一个或多...

本公开涉及用于三维NAND存储器的固件修复。本公开提供了用于修复闪存存储器器件中的多面读取操作的固件的内容可寻址存储器(CAM)。CAM包括被配置为存储映射表的一组CAM寄存器。映射表包括多个旧地址，每个旧地址对应于新地址。CAM还包括...

提供了一种用于形成3D存储器器件的方法。该方法包括：形成包括核心阵列区域、阶梯区域和外围区域的阵列晶圆。形成阵列晶圆包括：在第一衬底上形成交替电介质堆叠体，在核心阵列区域中的交替电介质堆叠体中形成多个沟道结构，每个沟道结构包括功能层和沟...

一种三维(3D)存储器件包括多个存储面和分隔块。每个存储面包括多个存储块。每个存储块包括：存储堆叠体，存储堆叠体包括交错的导电层和第一电介质层；以及多个沟道结构，每个沟道结构延伸穿过存储堆叠体。分隔块横向延伸以分隔每两个相邻的存储面。每...

本申请提供了一种半导体结构

一种三维