一种制作动态随机存储器的埋入式字符线的方法技术

本发明专利技术公开一种制作动态随机存储器的埋入式字符线的方法，其主要先形成一凹槽于基底内，然后形成一阻障层于凹槽内，进行一浸入式(soak)制作工艺，由此降低阻障层内的氯浓度，之后再形成一导电层并填满凹槽。

A Method of Making Embedded Character Lines in Dynamic Random Memory

【技术实现步骤摘要】
一种制作动态随机存储器的埋入式字符线的方法
本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种制作动态随机存储器(DynamicRandomAccessMemory,DRAM)元件的埋入式字符线的方法。
技术介绍
随着各种电子产品朝小型化发展的趋势，动态随机存储器(DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。
技术实现思路
本专利技术一实施例公开一种制作动态随机存储器的埋入式字符线的方法，其主要先形成一凹槽于基底内，然后形成一阻障层于凹槽内，进行一浸入式(soak)制作工艺由此降低阻障层内的氯浓度，之后再形成一导电层并填满凹槽。依据本专利技术一实施例，形成阻障层的步骤较佳包含将含钛的第一反应物以及一包含氮的第二反应物反应以形成一由氮化钛所构成的阻障层以及一包含Ti(NH2)xCly的副产物，之后再进行浸入式制作工艺去除该副产物，由此提升阻障层以及导电层之间的附着能力(adhesion)并同时降低元件阻值。附图说明图1至图6为本专利技术一实施例制作一动态随机存储器元件的方法示意图。主要元件符号说明10动态随机存储器元件12位线14字符线16基底18主动区(有源区)20存储器区22栅极24浅沟绝缘26凹槽28阻障层30副产物32氨气34导电层36栅极结构38硬掩模具体实施方式请参照图1至图6，图1至图6为本专利技术一实施例制作一动态随机存储器元件的方法示意图，其中图1为俯视图，图2至图6则显示图1中沿着切线AA’方向制作动态随机存储器元件的埋入式字符线的方法示意图。本实施例是提供一存储器元件，例如是具备凹入式栅极的动态随机存储器元件10，其包含有至少一晶体管元件(图未示)以及至少一电容结构(图未示)，以作为DRAM阵列中的最小组成单元并接收来自于位线12及字符线14的电压信号。如图1所示，动态随机存储器元件10包含一基底16，例如一由硅所构成的半导体基底，然后于基底16内形成有至少一浅沟绝缘24，以于基底16上定义出多个主动区(activearea,AA)18。此外，基底16上还定义有一存储器区20以及一周边区(图未示)。其中，动态随机存储器元件10的多个字符线(wordline,WL)14与多个位线(bitline,BL)12较佳形成于存储器区20的基底16上而其他的主动(有源)元件等(未绘示)则可形成在周边区。需注意的是，为简化说明，本专利技术的图1仅绘示出位于存储器区20的元件上视图并省略了位于周边区的元件。在本实施例中，各主动区18例如是相互平行地朝向一第一方向延伸，而字符线14或多条栅极22是形成在基底16内并穿越各主动区18及浅沟绝缘24。具体来说，各栅极22是沿着不同于第一方向的一第二方向，例如Y方向延伸，且第二方向与第一方向相交并小于90度。另一方面，位线12是相互平行地形成在基底16上沿着一第三方向，例如X方向延伸，并同样横跨各主动区18及浅沟绝缘24。其中，第三方向同样是不同于第一方向并且较佳是与第二方向垂直。也就是说，第一方向、第二方向及第三方向彼此都不同，且第一方向与第二方向及第三方向都不垂直。此外，字符线14两侧的主动区18内较佳设有接触插塞，例如包括位线接触插塞(bitlinecontact,BLC)(图未示)来电连接至各晶体管元件的源极/漏极区域(图未示)以及存储节点(storagenode)接触插塞(图未示)来电连接一电容。以下针对字符线14(或又称埋入式字符线)的制作进行说明。首先如图2所示，先形成至少一凹槽26于基底16内，然后依序形成一栅极介电层(图未示)以及一阻障层28于凹槽26内以及基底16表面。在本实施例中，形成阻障层28的步骤较佳将含钛的第一反应物以及一含氮的第二反应物反应以形成阻障层28。更具体而言，本实施例较佳将例如四氯化钛(TiCl4)的第一反应物与例如氨气(NH3)的第二反应物反应而形成由氮化钛(TiN)所构成的阻障层28以及氯化氢(HCl)。值得注意的是，一般形成阻障层28的过程中时常因第一反应物以及第二反应物之间的反应不完成造成含氯元素沉淀进而产生由Ti(NH2)xCly所构成的副产物(byproduct)30。由于此副产物30附着于阻障层28表面后容易降低后续阻障层28以及导电层之间的附着能力(adhesionperformance)，本专利技术较佳在阻障层28形成之后进行一浸入式(soak)制作工艺来去除该副产物30并同时降低阻障层28表面的氯浓度。在本实施例中，浸入式制作工艺可细部包含以下两道步骤，其主要先进行一现场氨气浸入式制作工艺将氨气与前述副产物反应，然后再进行一氮气清除(N2purge)制作工艺来去除由副产物30与氨气再次反应而产生的氯化氢。如图3所示，本实施例可先进行一现场(in-situ)氨气浸入式制作工艺，例如可在同一反应室内通入氨气32，使氨气32与Ti(NH2)xCly所构成的副产物30反应结合后形成氮化钛以及氯化氢。接着如图4所示，进行一氮气清除制作工艺，例如利用氮气作为媒介沿着箭头方向吹除或带走反应室内的氯化氢，由此降低阻障层28表面的氯浓度并使阻障层28表面不再附着任何副产物30。需注意的是，前述由图3至图4所进行的两道步骤较佳视为一道浸入式制作工艺循环(soakingcycle)，且依据本专利技术的一实施例，在图2形成氮化钛所构成的阻障层28之后较佳进行十次或十次以上浸入式制作工艺循环来确保阻障层28表面无任何副产物30残留。换句话说，本专利技术较佳于图2形成阻障层28后重复进行图3至图4的步骤至少十次或十次以上，如此即可确保后续形成导电层时阻障层28与导电层之间不至因副产物存在而影响两者之间的附着能力。如图5所示，接着形成一导电层34于阻障层28上，其中导电层34较佳填满凹槽26并设于凹槽外26的阻障层28上方。本实施例中，导电层34较佳包含钨，但不局限于此。然后如图6所示，利用回蚀刻制作工艺去除部分导电层34、部分阻障层28以及部分栅极介电层以形成一栅极结构36于凹槽26内，其中所形成的栅极结构36即为图1的字符线14。之后再形成一硬掩模38于栅极结构36上并使硬掩模38上表面切齐基底16上表面。在本实施例中，硬掩模38较佳包含氮化硅，但不局限于此。随后可依据制作工艺需求进行一离子注入制作工艺，以于栅极结构36两侧的基底16内形成掺杂区(图未示)，例如轻掺杂漏极或源极/漏极区域。最后进行接触插塞制作工艺，例如可分别于栅极结构36两侧形成位线接触插塞电连接源极/漏极区域与后续所制作的位线，以及形成存储节点接触插塞同时电连接源极/漏极区域与后续所制作的电容。以上所述仅为本专利技术的优选实施例，凡依本专利技术权利要求所做的均等变化与修饰，都应属本专利技术的涵盖范围。本文档来自技高网...

【技术保护点】
1.一种制作动态随机存储器的埋入式字符线的方法，包含：形成一凹槽于一基底内；形成一阻障层于该凹槽内；进行一浸入式(soak)制作工艺由此降低阻障层表面的氯浓度；以及形成一导电层并填满该凹槽。

【技术特征摘要】
1.一种制作动态随机存储器的埋入式字符线的方法，包含：形成一凹槽于一基底内；形成一阻障层于该凹槽内；进行一浸入式(soak)制作工艺由此降低阻障层表面的氯浓度；以及形成一导电层并填满该凹槽。2.如权利要求1所述的方法，另包含：将含钛的第一反应物以及一含氮的第二反应物反应以形成该阻障层以及一副产物；以及进行该浸入式制作工艺去除该副产物。3.如权利要求2所述的方法，其中该第一反应物包含四氯化钛以及该第二反...

【专利技术属性】
技术研发人员：张凯钧，陈意维，郑存闵，吴佳臻，陈品宏，蔡志杰，陈姿洁，黄怡安，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71